-
公开(公告)号：CN116885003A
公开(公告)日：2023-10-13
申请号：CN202310789670.5
申请日：2023-06-29
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本申请属于半导体器件技术领域，具体涉及一种场效应晶体管及其制备方法。该场效应晶体管包含衬底，设于衬底正面的外延层，在外延层中远离衬底正面的区域形成有JFET区与P基区，P基区位于JFET区外侧，且JFET区与P基区之间具有重叠区，该JFET区包含N+注入区与P+注入区，且P+注入区设于N+注入区内部；该晶体管还包含层叠于P基区表面的栅极绝缘介质层、栅极、层间介质与源极金属，及位于衬底背面的漏极。本申请设计的场效应晶体管最终能实现提高器件的抗单粒子性能。故该场效应晶体管在抗单粒子辐照效应的半导体器件中具备较好应用前景。
-
公开(公告)号：CN115425075A
公开(公告)日：2022-12-02
申请号：CN202211021554.0
申请日：2022-08-24
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明涉及一种平面栅IGBT器件，其背部存在异质结，通过异质结存储并导通过剩载流子，大大提升器件的关断速度，显著降低器件的关断时间和关断损耗，同时不影响器件的击穿电压与栅极氧化物电场强度，更好地实现了器件正向导通压降与关断损耗之间的折衷。本发明还涉及平面栅IGBT器件的制备方法，其与传统的SiC IGBT制备工艺适配。
-
公开(公告)号：CN115148800A
公开(公告)日：2022-10-04
申请号：CN202210586128.5
申请日：2022-05-27
Applicant: 中国科学院微电子研究所
IPC: H01L29/47 , H01L29/06 , H01L29/417 , H01L29/739 , H01L21/28 , H01L21/336
Abstract: 本发明涉及一种非对称沟槽栅SiC IGBT器件，该器件通过在非导电侧P阱区(即第一阱区)上方、导电侧P型接触区制作肖特基接触，从而形成一定势垒，阻止空穴直接从接地的P阱区与P型接触区逸出，提升空穴浓度，从而显著降低器件的正向导通压降，减少通态损耗，显著增强器件的导电能力，同时击穿电压与栅极氧化物电场没有退化。本发明还涉及所述非对称沟槽栅SiCIGBT器件的制备方法，该制备工艺简单。
-
公开(公告)号：CN115083935A
公开(公告)日：2022-09-20
申请号：CN202110260542.2
申请日：2021-03-10
Applicant: 中国科学院微电子研究所
IPC: H01L21/66 , H01L29/16 , H01L29/423 , H01L29/78
Abstract: 本发明提供了一种碳化硅沟槽侧壁粗糙度的测量方法，该测量方法通过有效的制样工艺方法将垂直方向的待测量沟槽侧壁的形貌特征转变为一个水平方向的平面粗糙度的形貌特征，之后再进行侧壁粗糙度的测量，并且，该测量方法可以实现对小尺寸特别是1um及以下槽宽的碳化硅沟槽侧壁的粗糙度进行精确测量，且测量难度很低。
-
公开(公告)号：CN104833692B
公开(公告)日：2019-07-23
申请号：CN201410048620.2
申请日：2014-02-12
Applicant: 中国科学院微电子研究所 , 江苏物联网研究发展中心 , 江苏中科君芯科技有限公司
IPC: G01N25/18
Abstract: 本发明提供了一种半导体器件封装结构的检测方法，包括：利用热阻测试仪检测待测的半导体器件封装结构，得到第一微分热阻结构函数曲线；对该封装结构进行失效试验；利用热阻测试仪检测该封装结构，得到第二微分热阻结构函数曲线；比较所得到的两条曲线，若第二曲线相对于第一曲线各点的偏离度均小于或等于偏离度阈值，则该封装结构未失效，若第二曲线相对于第一曲线存在偏离度大于偏离度阈值的点，则该封装结构失效，偏离度大于偏离度阈值的点所在的层结构曲线表示的层结构为该封装结构的失效部位。本发明所提供的方法能够在提高检测结果的准确性、降低检测过程的安全隐患、降低检测成本的基础上，实现对半导体封装器件的无损检测。
-
Patent Agency Ranking
公开(公告)号：CN105789288B
公开(公告)日：2019-05-03
申请号：CN201610148231.6
申请日：2016-03-15
Applicant: 江苏中科君芯科技有限公司 , 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/423
Abstract: 本发明涉及一种具有集成栅源电容的IGBT器件，其在半导体基板内还设置至少一个用于形成栅源电容的沟槽栅，所述沟槽栅包括位于第二导电类型阱区内的电容沟槽，所述电容沟槽的高度小于第二导电类型阱区的深度；所述电容沟槽的侧壁及底壁设置覆盖有电容绝缘氧化层，并在覆盖有电容绝缘氧化层的电容沟槽内填充有电容导电多晶硅，且所述电容沟槽的槽口由第一主面上的电容绝缘介质层覆盖；电容沟槽内的电容导电多晶硅与半导体基板第一主面上用于形成栅电极的栅极金属欧姆接触。本发明结构紧凑，能在不增加芯片面积的情况下集成得到栅源电容，可以灵活设计栅源电容的分布状态，且能精确控制栅源电容的电容值，与现有工艺相兼容，安全可靠。
-
公开(公告)号：CN109545855A
公开(公告)日：2019-03-29
申请号：CN201811381503.2
申请日：2018-11-19
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/16 , H01L29/423
Abstract: 本发明公布了一种碳化硅双沟槽MOSFET器件有源区的制备方法。该方法只需通过两次光刻即可实现栅沟槽、源沟槽的两次刻蚀以及P-、P+和N+有源区的三次离子注入。其中，栅沟槽刻蚀和P-、N+注入通过一次光刻和两次自对准工艺实现；源沟槽和P+注入通过一次光刻和一次自对准工艺实现。该方法具有制作精度高且工艺成本低的特点。
-
公开(公告)号：CN109545687A
公开(公告)日：2019-03-29
申请号：CN201811349491.5
申请日：2018-11-13
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/28
Abstract: 一种基于交流电压下微波等离子体氧化的凹槽MOSFET器件制造方法，包括：步骤一、提供具有凹槽结构的碳化硅衬底，并将其放在微波发生装置中；步骤二、加入含氧气体，在交流电压下将其电离，产生氧等离子体；步骤三、通过所述交流电压控制所述等离子体中的氧离子与电子的运动，在所述碳化硅衬底上生成凹槽侧壁与凹槽底部厚度相等的氧化层，其中，当碳化硅衬底电压为负值时，氧离子到达碳化硅界面，并与碳化硅发生氧化反应，之后改变交流电压偏置方向，电子到达界面，与界面处残留的碳簇反应，生成CO；步骤四、停止通入含氧气体，反应结束。本发明可以有效地去除碳化硅氧化时界面残留的碳簇，改善界面质量，修复界面损伤，并且能够形成均匀的栅介质层。
-
公开(公告)号：CN109540969A
公开(公告)日：2019-03-29
申请号：CN201811349359.4
申请日：2018-11-13
Applicant: 中国科学院微电子研究所
IPC: G01N27/00
CPC classification number: G01N27/00
Abstract: 一种SiC氧化中SiC-SiO2界面碳杂质类型与位置分布的测定方法，包括：提供一个包含SiC-Si16O2-Si18O2或SiC-Si18O2-Si16O2结构的SiC衬底样品，所述SiC衬底样品由SiC氧化获得；将所述SiC衬底样品放置在真空腔体中，对所述SiC衬底样品匀速加热，不同温度下SiO2与不同类型的碳杂质反应，生成C16O和C18O，并逐渐从界面脱附进入所述真空腔体中；检测所述真空腔体内的C16O+和C18O+的离子电流；分析C16O+和C18O+离子电流的大小随温度的变化曲线判断碳杂质的类型；分析C16O+和C18O+离子电流的大小随时间的变化关系，确定C16O+和C18O+在样品中的扩散机制，利用扩散方程得到不同位置的碳杂质浓度。本发明的测试方法操作简单，准确度高，为表征和筛选合格碳杂质浓度的SiC衬底提供了新的思路。
-
公开(公告)号：CN104658907B
公开(公告)日：2019-03-22
申请号：CN201310590102.9
申请日：2013-11-20
Applicant: 江苏物联网研究发展中心 , 中国科学院微电子研究所 , 江苏中科君芯科技有限公司
IPC: H01L21/331 , H01L21/60
Abstract: 本发明公开了一种逆阻型绝缘栅型双极晶体管的制作方法，在制作逆阻型绝缘栅型双极晶体管的过程中，采用键合工艺将第一半导体基片和第二半导体基片键合到一起，提高了键合后的半导体基片的机械强度，降低了键合后的半导体基片在制作过程中碎片的概率，进而提高了成品率。
-
-
-
-
-
-
-
-
-
Search Results
166
records
(took 0.033 seconds)
