存储器件
    31.
    发明授权

    公开(公告)号:CN112530859B

    公开(公告)日:2025-02-21

    申请号:CN202010629212.1

    申请日:2020-07-02

    Abstract: 一种存储器件包括:第一半导体芯片,包括设置在第一基板上的存储单元阵列以及在第一半导体芯片的第一最上金属层上的第一接合金属;以及第二半导体芯片,包括设置在第二基板上的电路器件以及在第二半导体芯片的第二最上金属层上的第二接合金属,电路器件提供对存储单元阵列进行操作的外围电路。第一半导体芯片和第二半导体芯片在接合区域中通过第一接合金属和第二接合金属彼此电连接。与外围电路电连接的布线被设置在第一最上金属层和第二最上金属层中的一个或二者中,并且被设置在第一半导体芯片和第二半导体芯片彼此不电连接的非接合区域中。

    半导体装置和包括其的数据存储系统

    公开(公告)号:CN119342836A

    公开(公告)日:2025-01-21

    申请号:CN202410970238.0

    申请日:2024-07-19

    Abstract: 提供了半导体装置和包括其的数据存储系统。所述半导体装置可以包括第一半导体结构,第一半导体结构包括基底、位于基底中的有源区域、限定有源区域的器件隔离区域以及位于器件隔离区域上并与器件隔离区域竖直地叠置的电容器结构。电容器结构可以包括第一电极结构、第二电极结构和第一绝缘结构,第一电极结构在第一方向上延伸并包括在第一方向上堆叠的第一电容器电极,第二电极结构包括在第一方向上堆叠的第二电容器电极,第一绝缘结构位于第一电极结构与第二电极结构之间。第一电容器电极和第二电容器电极在与基底的上表面平行的第二方向上交替地布置且彼此间隔开,在与第一方向和第二方向垂直的第三方向上延伸,并且均具有板形状。

    存储器件和制造其的方法
    33.
    发明公开

    公开(公告)号:CN118742035A

    公开(公告)日:2024-10-01

    申请号:CN202410355817.4

    申请日:2024-03-27

    Abstract: 提供了存储器件和制造其的方法。示例存储器件包括多个存储块,每个存储块包括单元区和单元布线区。至少一个存储块包括字线图案部分和沟道结构。字线图案部分提供在单元区和单元布线区中,并包括沿第一方向堆叠且彼此间隔开的字线。沟道结构提供在单元区中以在第一方向上延伸。当从上方观看时,字线图案部分在垂直于第一方向的第二方向上延伸,并且字线图案部分具有至少一个阶梯部分,所述至少一个阶梯部分包括具有依次下降的阶梯的第一阶梯图案和具有依次上升的阶梯的第二阶梯图案。在所述至少一个存储块中,第一阶梯图案和第二阶梯图案被提供为不同的数量。

    半导体存储器装置
    34.
    发明授权

    公开(公告)号:CN110400805B

    公开(公告)日:2024-04-30

    申请号:CN201910227598.0

    申请日:2019-03-25

    Abstract: 提供了一种半导体存储器装置,所述半导体存储器装置包括:基底,具有单元阵列区域和接触区域;堆叠结构,包括位于基底的单元阵列区域和接触区域上的多个栅电极;多个单元垂直沟道结构,穿过堆叠结构在单元阵列区域上延伸;以及接触结构,在基底的顶表面上设置在堆叠结构旁边,并且沿着从单元阵列区域朝向接触区域延伸的线设置。接触结构的位于单元阵列区域上的高度与接触结构的位于接触区域上的高度不同。

    包括擦除晶体管的非易失性存储装置

    公开(公告)号:CN114078875A

    公开(公告)日:2022-02-22

    申请号:CN202110507205.9

    申请日:2021-05-10

    Inventor: 金灿镐

    Abstract: 本公开涉及包括擦除晶体管的非易失性存储装置。该非易失性存储装置包括位线、源极线、单元沟道结构、栅电极结构、擦除沟道结构和擦除选择线。位线设置在单元区域的第一端部处,并沿第一水平方向布置且沿第二水平方向延伸。源极线设置在单元区域的第二端部处并且沿第二水平方向延伸。单元沟道结构设置在单元区域的单元串区中,并且各自连接在位线和源极线之间。擦除沟道结构设置在单元区域的接触区中,并且各自连接在位线和源极线之间。擦除沟道结构包括擦除晶体管。擦除选择线设置在接触区中以形成擦除晶体管的栅电极。

    非易失性存储器装置、电子装置和服务提供方接口

    公开(公告)号:CN113688440A

    公开(公告)日:2021-11-23

    申请号:CN202110498504.0

    申请日:2021-05-08

    Inventor: 金灿镐 边大锡

    Abstract: 提供一种非易失性存储器装置、电子装置和服务提供方接口。所述非易失性存储器装置包括存储器单元阵列和安全模块,其中,安全模块被配置为:处理包括关于存储在存储器单元阵列中的非易失性存储器装置的信息的第一数据以生成第一密码密钥,处理包括关于存储在存储器单元阵列中的非易失性存储器装置的信息的第二数据以生成第二密码密钥,使用第一密码密钥和第二密码密钥通过公钥密码算法生成公钥和秘密密钥,并且将第一密码密钥、第二密码密钥、公钥和秘密密钥提供给存储器单元阵列,存储器单元阵列被配置为:存储第一密码密钥、第二密码密钥、公钥和秘密密钥,并且公钥被提供给连接到非易失性存储器装置的主机。

    存储器设备、存储器系统以及自主驾驶装置

    公开(公告)号:CN112732173A

    公开(公告)日:2021-04-30

    申请号:CN202011161755.1

    申请日:2020-10-27

    Abstract: 一种存储器设备,包括:第一存储区,包括具有多个每个用于根据N比特数据存取方案存储N比特数据的第一存储器单元的第一存储器单元阵列,和第一外围电路,用于控制第一存储器单元并安置在第一存储器单元阵列之下;第二存储区,包括具有多个每个用于根据M比特数据存取方案存储M比特数据的第二存储器单元的第二存储器单元阵列,和第二外围电路,用于控制第二存储器单元并安置在第二存储器单元阵列之下,第一存储区和第二存储区包括在单个半导体芯片中并共享输入和输出接口;和控制器,通过响应于接收由外部传感器获取的感测数据向感测数据应用存储在第一存储区中的权重生成计算数据,并根据权重将计算数据存储在第一存储区或第二存储区之一中。

    存储器件
    38.
    发明公开

    公开(公告)号:CN112530859A

    公开(公告)日:2021-03-19

    申请号:CN202010629212.1

    申请日:2020-07-02

    Abstract: 一种存储器件包括:第一半导体芯片,包括设置在第一基板上的存储单元阵列以及在第一半导体芯片的第一最上金属层上的第一接合金属;以及第二半导体芯片,包括设置在第二基板上的电路器件以及在第二半导体芯片的第二最上金属层上的第二接合金属,电路器件提供对存储单元阵列进行操作的外围电路。第一半导体芯片和第二半导体芯片在接合区域中通过第一接合金属和第二接合金属彼此电连接。与外围电路电连接的布线被设置在第一最上金属层和第二最上金属层中的一个或二者中,并且被设置在第一半导体芯片和第二半导体芯片彼此不电连接的非接合区域中。

    半导体装置、非易失性存储器装置及存储装置

    公开(公告)号:CN112466851A

    公开(公告)日:2021-03-09

    申请号:CN202010914039.X

    申请日:2020-09-03

    Abstract: 本发明涉及半导体装置、非易失性存储器装置及存储装置。该半导体装置包括半导体管芯、半导体集成电路、外部裂纹检测结构、多个内部裂纹检测结构和多个路径选择电路。半导体管芯包括中心区域和围绕中心区域的边缘区域。半导体集成电路在中心区域的多个子区域中。外部裂纹检测结构在边缘区域中。所述多个内部裂纹检测结构分别在所述多个子区域中。路径选择电路被配置为控制外部裂纹检测结构与所述多个内部裂纹检测结构之间的电连接。通过外部裂纹检测结构和内部裂纹检测结构的选择性电连接,除了边缘区域中的裂纹之外,还可以有效地检测中心区域中的裂纹。

    集成电路器件
    40.
    发明公开
    集成电路器件 审中-公开

    公开(公告)号:CN112447746A

    公开(公告)日:2021-03-05

    申请号:CN202010684302.0

    申请日:2020-07-16

    Abstract: 一种集成电路器件包括:存储结构,包括存储堆叠部、存储单元互连部以及围绕存储堆叠部和存储单元互连部的存储单元绝缘部;外围电路结构,包括外围电路板、形成在外围电路板上的外围电路区域和在外围电路区域与存储结构之间的外围电路互连部;多个导电接合结构,在第一区域中在存储单元互连部与外围电路互连部之间的边界上,该第一区域在垂直方向上与存储堆叠部重叠;以及贯通电极,在第二区域中穿透存储单元绝缘部和外围电路板中的一个并延伸到外围电路互连部中包括的下导电图案,该第二区域在垂直方向上与存储单元绝缘部重叠。

Patent Agency Ranking