半导体器件
    31.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN116913890A

    公开(公告)日:2023-10-20

    申请号:CN202310410247.X

    申请日:2023-04-14

    Abstract: 根据本公开的一些实施例,一种半导体器件包括:第一电力轨,被配置为提供第一电压并且沿第一方向延伸;衬底,包括具有第一导电类型的第一阱和具有第二导电类型的第二阱;第一阱上的第一阱分接部,具有第一导电类型;第一阱上的第一源/漏区,具有第二导电类型;第一源/漏区上的第一源/漏接触部,沿第二方向延伸并且电连接到第一电力轨;第一连接布线,电连接到第一源/漏接触部并且沿第一方向延伸;以及第一阱分接部上的第一阱接触部,电连接到第一连接布线。

    包括标准单元的集成电路及其设计方法

    公开(公告)号:CN116805626A

    公开(公告)日:2023-09-26

    申请号:CN202310296909.5

    申请日:2023-03-24

    Abstract: 一种集成电路可包括各自对应于第一电路的第一功能单元和第二功能单元,其中,第一功能单元可包括:在第一层中沿着第一网格在第一方向上延伸的第一图案和在第二层中沿着第二网格在第一方向上延伸的第二图案,在与第一方向交叉的第二方向上,第一网格可具有大于第二网格的第二间距的第一间距,并且第二功能单元可包括第一功能单元的布局,并且在第二方向上具有比第一功能单元的长度大第一间距的长度。

    用于选择性地执行隔离功能的半导体器件及其布局替代方法

    公开(公告)号:CN107039070B

    公开(公告)日:2022-06-14

    申请号:CN201710061158.3

    申请日:2017-01-25

    Abstract: 一种半导体器件包括有源区域,所述有源区域在第一方向上延伸;第一晶体管,所述第一晶体管包括布置在所述有源区域上的第一栅电极和第一源极和漏极区域,所述第一源极和漏极区域布置在所述第一栅电极的相对侧处;第二晶体管,所述第二晶体管包括布置在所述有源区域上的第二栅电极和第二源极和漏极区域,所述第二源极和漏极区域布置在所述第二栅电极的相对侧处;以及第三晶体管,所述第三晶体管包括布置在所述有源区域上的第三栅电极和第三源极和漏极区域,所述第三源极和漏极区域布置在所述第三栅电极的相对侧处,并且所述第一栅电极、所述第二栅电极和所述第三栅电极在不同于所述第一方向的第二方向上延伸。所述第二晶体管被配置成基于所述半导体器件的操作模式而接通和断开。

    半导体器件
    35.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN112993035A

    公开(公告)日:2021-06-18

    申请号:CN202010796270.3

    申请日:2020-08-10

    Abstract: 一种半导体器件包括:第一有源图案和第二有源图案、第一栅极结构、第一沟道和第二沟道以及第一源极/漏极层和第二源极/漏极层。第一有源图案和第二有源图案沿第一方向延伸,并且在第二方向上彼此间隔开。第一栅极结构在第一有源图案和第二有源图案上沿第二方向延伸。第一沟道在第一有源图案上沿第三方向彼此间隔开。第二沟道在第二有源图案上沿第三方向彼此间隔开。具有第一导电类型的第一源极/漏极层形成在第一栅极结构的一侧处以接触第一沟道。具有第二导电类型的第二源极/漏极层形成在第一栅极结构的一侧处以接触第二沟道。第一沟道和第二沟道在第二方向上的宽度不同。

    包括集成标准单元结构的集成电路

    公开(公告)号:CN112885829A

    公开(公告)日:2021-06-01

    申请号:CN202011256628.X

    申请日:2020-11-11

    Abstract: 提供了一种包括集成标准单元结构的集成电路。所述集成电路包括:第一标准单元,包括第一p型晶体管、第一n型晶体管、与第一和第二有源区相交的第一栅极堆叠、位于第一栅极堆叠的第一侧的第一延伸源极/漏极接触、位于第一栅极堆叠的第二侧的第一正常源极/漏极接触、连接到第一栅极堆叠的第一栅极通路、以及连接到第一正常源极/漏极接触的第一源极/漏极通路;与第一标准单元相邻的第二标准单元,包括第二p型晶体管、第二n型晶体管、与第一和第二有源区相交的第二栅极堆叠、以及连接到第二栅极堆叠的第二栅极通路;连接到第一栅极通路的输入布线;以及与输入布线位于相同水平高度以连接第一源极/漏极通路和第二栅极通路的输出布线。

    半导体器件
    37.
    发明授权

    公开(公告)号:CN111490044B

    公开(公告)日:2025-03-28

    申请号:CN201911239542.3

    申请日:2019-12-05

    Abstract: 一种半导体器件包括第一组有源鳍和第一扩散防止图案。第一组有源鳍在第二方向上彼此间隔开,并且第一组有源鳍中的每一个在包括第一区域和第二区域在内的衬底的第一区域上沿与第二方向不同的第一方向延伸。第一扩散防止图案沿第二方向在衬底的第一区域上延伸穿过第一组有源鳍。第一组有源鳍包括第一有源鳍和第二有源鳍。第一扩散防止图案延伸穿过第一有源鳍在第一方向上的中央部分以划分第一有源鳍,并且延伸穿过并接触第二有源鳍在第一方向上的端部。

    用于选择性地执行隔离功能的半导体器件及其布局替代方法

    公开(公告)号:CN114898791B

    公开(公告)日:2024-12-20

    申请号:CN202210610664.4

    申请日:2017-01-25

    Abstract: 一种半导体设备,包括:第一有源区域和第二有源区域,其沿第一方向延伸,所述第一有源区域和第二有源区域被设置在基底中;第一栅电极,其沿垂直于第一方向的第二方向延伸,其中,所述第一栅电极在第一有源区域和第二有源区域上连续延伸;第二栅电极,其在第一有源区域上沿第二方向延伸;第三栅电极,其在第一有源区域和第二有源区域上沿第二方向延伸;第一触点,其被设置在第一栅电极的第一侧处的第一有源区域上;第二触点,其被设置在第二栅电极的第二侧处的第一有源区域上;第三触点,其被设置在第一栅电极上;第四触点,其被设置在第二栅电极上;第一导线,其经由第三触点连接到第一栅电极;和第二导线,其与第一触点的部分、第二触点的部分和第四触点的部分重叠,其中,第一电压被提供给第二导线,其中,第二导线的至少一部分沿第一方向延伸,以及第二导线的至少一部分在平面图上与第二栅电极相交。

    标准单元及包括其的集成电路
    39.
    发明公开

    公开(公告)号:CN118507481A

    公开(公告)日:2024-08-16

    申请号:CN202410548964.3

    申请日:2018-04-11

    Abstract: 提供了标准单元及包括其的集成电路。该集成电路包括:多个标准单元,每个标准单元包括在第一方向上延伸的至少一个有源区域、在第二方向上延伸的至少一个栅线以及形成在第一导电层中的至少一个图案;以及多个电源轨,沿着所述多个标准单元的边界在第一方向上延伸。所述多个电源轨中的第一电源轨包括第一图案,第一图案形成在比第一导电层高的第二导电层中并沿着所述多个标准单元中的第一标准单元的边界在第一方向上延伸。第一图案在第一方向上的长度小于第一标准单元在第一方向上的长度。

    包括切换单元区域的集成电路
    40.
    发明公开

    公开(公告)号:CN118335739A

    公开(公告)日:2024-07-12

    申请号:CN202311814855.3

    申请日:2023-12-26

    Abstract: 一种集成电路包括:多条第一电源轨,在第一水平方向上延伸,并且被配置为提供施加到其上的第一电源电压;多条第二电源轨,在第一水平方向上延伸,并且被配置为提供施加到其上的第二电源电压;以及电源线,在切换单元区域中并且在第一水平方向上延伸,该电源线被配置为提供施加到其上的全局电源电压,其中,多条第一电源轨和多条第二电源轨在垂直于第一水平方向的第二水平方向上交替地布置,其中,多条第一电源轨、多条第二电源轨和电源线在相同层上形成正面图案,并且其中,电源线设置在多条第二电源轨之中在第一水平方向上彼此相邻的两条第二电源轨之间。

Patent Agency Ranking