具有相位检测自动聚焦的九单元像素图像传感器

    公开(公告)号:CN116896691B

    公开(公告)日:2024-12-06

    申请号:CN202211471421.3

    申请日:2022-11-23

    Abstract: 本公开涉及具有相位检测自动聚焦的九单元像素图像传感器。一种成像装置包含1x3像素电路的像素阵列,所述1x3像素电路在一列中包含3个光电二极管。位线耦合到所述1x3像素电路。所述位线被划分到所述1x3像素电路的每列3个位线的分组中。所述1x3像素电路的每一列包含耦合到所述3个位线的相应分组的第一位线的多个第一组、耦合到所述相应分组的第二位线的多个第二组及耦合到所述相应分组的第三位线的多个第三组。所述1x3像素电路经布置成形成所述像素阵列的多个3x3像素结构的每九个单元像素结构3个1x3像素电路的分组。

    用于在高像素数图像传感器中减少图像伪影的电路和方法

    公开(公告)号:CN116647765B

    公开(公告)日:2024-11-26

    申请号:CN202310132207.3

    申请日:2023-02-09

    Abstract: 提供了一种图像传感器。该图像传感器包括多光电二极管单元的阵列,每个光电二极管通过选择晶体管耦合到所述单元的浮动扩散节点,由相应的传送线控制的选择晶体管,复位晶体管,感测源极跟随器和从源极跟随器耦合到数据线的读取晶体管。该阵列包括具有相位检测单元和普通单元的相位检测行;以及更多单元的补偿行。在实施例中,每个相位检测行具有带有通过选择晶体管耦合到浮动扩散节点的至少一个光电二极管的单元,该选择晶体管由与该行的相邻普通单元的选择晶体管的传送线分开的传送线控制。在实施例中,补偿行具有带有通过由与补偿行的相邻普通单元的选择晶体管的传送线分开的传送线控制的选择晶体管耦合到浮动扩散节点的光电二极管的单元。

    用于相关多重取样的具有共享格雷码生成器的列模/数转换器中的算术逻辑单元设计

    公开(公告)号:CN114979508B

    公开(公告)日:2024-04-30

    申请号:CN202111649783.2

    申请日:2021-12-30

    Abstract: 本申请案涉及用于相关多重取样的具有共享格雷码生成器的列模/数转换器中的算术逻辑单元设计。一种算术逻辑单元ALU包含前端锁存器级,其经耦合以响应于比较器输出而锁存格雷码GC生成器的GC输出。信号锁存器级经耦合以锁存所述前端锁存器级的输出。GC转二进制级经耦合以生成锁存于所述信号锁存器级中的所述GC输出的二进制表示。加法器级的第一输入经耦合以接收所述GC转二进制级的输出。所述加法器级的输出响应于所述加法器级的所述第一输入及第二输入而生成。预锁存器级经耦合以锁存所述加法器级的输出。反馈锁存器级经耦合以锁存所述预锁存器级的输出。所述加法器级的所述第二输入经耦合以接收所述反馈锁存器级的输出。

    用于扩展模拟增益并减少噪声的模数转换器时钟控制

    公开(公告)号:CN115150571B

    公开(公告)日:2023-11-28

    申请号:CN202111645933.2

    申请日:2021-12-30

    Abstract: 本公开涉及用于扩展模拟增益并减少噪声的模数转换器时钟控制。ADC的时钟控制电路包含多个小数分频器电路,每一小数分频器电路包含可编程整数分频器,其经耦合以接收启用偏斜信号、时钟信号及输出整数信号以响应于所述输出整数信号而将所述时钟信号除以一因子以产生小数分频器信号。Δ‑Σ调制器经耦合以接收小数模数信号、输入整数信号及所述小数分频器信号以产生所述输出整数信号,所述输出整数信号是随每一循环变化的信号且具有基本上等于小数分频器比率K的长期平均DC值。扩展增益控制电路经耦合以从所述小数分频器电路中的每一者接收所述小数分频器信号以产生具有可调整频率的多个斜坡时钟信号以调整所述ADC的斜坡产生器的增益设置。

    具有相位检测自动聚焦的九单元像素图像传感器

    公开(公告)号:CN116896691A

    公开(公告)日:2023-10-17

    申请号:CN202211471421.3

    申请日:2022-11-23

    Abstract: 本公开涉及具有相位检测自动聚焦的九单元像素图像传感器。一种成像装置包含1x3像素电路的像素阵列,所述1x3像素电路在一列中包含3个光电二极管。位线耦合到所述1x3像素电路。所述位线被划分到所述1x3像素电路的每列3个位线的分组中。所述1x3像素电路的每一列包含耦合到所述3个位线的相应分组的第一位线的多个第一组、耦合到所述相应分组的第二位线的多个第二组及耦合到所述相应分组的第三位线的多个第三组。所述1x3像素电路经布置成形成所述像素阵列的多个3x3像素结构的每九个单元像素结构3个1x3像素电路的分组。

    用于控制计数器起始时间的电路及方法

    公开(公告)号:CN111131730A

    公开(公告)日:2020-05-08

    申请号:CN201911023026.7

    申请日:2019-10-25

    Abstract: 本发明涉及用于控制计数器起始时间的电路及方法。一种模/数转换ADC电路包含经耦合以输出斜坡信号的斜坡电路,且所述斜坡信号从起始电压偏移一偏移电压。所述斜坡信号朝向所述起始电压斜升。计数器电路耦合到所述斜坡电路以在所述斜坡信号返回到所述起始电压之后起始计数,且比较器耦合到所述计数器电路及位线以比较所述斜坡信号与所述位线上的像素信号电压。响应于所述斜坡信号等于所述像素信号电压,所述比较器停止所述计数器。

    快速稳定输出线电路、快速稳定方法和成像系统

    公开(公告)号:CN110035243B

    公开(公告)日:2020-04-07

    申请号:CN201811553579.9

    申请日:2018-12-19

    Abstract: 一种快速稳定输出线电路、快速稳定方法和成像系统。转移晶体管耦合在光电二极管与浮动扩散之间以将图像电荷从光电二极管转移到浮动扩散。转移栅极电压控制图像电荷从转移晶体管的转移接收端子向浮动扩散的传输。复位晶体管被耦合成向浮动扩散供应复位浮动扩散电压。源极跟随器晶体管被耦合成从源极跟随器的栅极端子接收浮动扩散的电压并将经放大信号提供到源极跟随器的源极端子。行选择晶体管被耦合成将来自源极跟随器源极端子的经放大信号使能并将经放大信号输出到位线。位线使能晶体管耦合到位线与位线源极节点之间的链路。位线源极节点耦合到黑太阳电压产生器。电流源产生器通过偏压晶体管向位线源极节点提供可调整的电流。

Patent Agency Ranking