用于相关多重取样的具有共享格雷码生成器的列模/数转换器中的算术逻辑单元设计

    公开(公告)号:CN114979508B

    公开(公告)日:2024-04-30

    申请号:CN202111649783.2

    申请日:2021-12-30

    Abstract: 本申请案涉及用于相关多重取样的具有共享格雷码生成器的列模/数转换器中的算术逻辑单元设计。一种算术逻辑单元ALU包含前端锁存器级,其经耦合以响应于比较器输出而锁存格雷码GC生成器的GC输出。信号锁存器级经耦合以锁存所述前端锁存器级的输出。GC转二进制级经耦合以生成锁存于所述信号锁存器级中的所述GC输出的二进制表示。加法器级的第一输入经耦合以接收所述GC转二进制级的输出。所述加法器级的输出响应于所述加法器级的所述第一输入及第二输入而生成。预锁存器级经耦合以锁存所述加法器级的输出。反馈锁存器级经耦合以锁存所述预锁存器级的输出。所述加法器级的所述第二输入经耦合以接收所述反馈锁存器级的输出。

    差分分级式模数转换器以及其操作方法与图像感测系统

    公开(公告)号:CN116232332B

    公开(公告)日:2023-12-15

    申请号:CN202211481243.2

    申请日:2022-11-24

    Abstract: 一种差分分级式模数转换器(ADC)通过模数转换器比较器将从取样和保持电路接收到的差分模拟图像信号转换成数字信号。差分分级式模数转换器的比较器由经耦合以提供两个M个上输出位(UOB)的逐次逼近寄存器(SAR)模数转换器和经耦合以提供N个下输出位(LOB)的斜坡模数转换器共享。差分分级式逐次逼近寄存器模数转换器的数模转换器(DAC)包括连接到比较器的2M个缓冲位电容器指。各缓冲位电容器指包括位电容器、位缓冲器以及受上输出位控制的位开关。数模转换器均初始化为预设值,且基于上输出位的最低有效位的值而最终确定。后续斜坡模数转换器操作将确保其第一斜坡信号在单调方向上斜变且其第二斜坡信号在相反方向上斜变。

    用于移位寄存器结构的数据读出节电技术

    公开(公告)号:CN113727044A

    公开(公告)日:2021-11-30

    申请号:CN202110535557.5

    申请日:2021-05-17

    Abstract: 本申请案涉及用于移位寄存器的数据读出节电技术。一种图像传感器的数据传输电路。在一个实施例中,所述数据传输电路包含串联耦合的多个组。所述多个传输组的外围组耦合到功能逻辑。每一组包含耦合到本地缓冲器控制件的多个本地缓冲器及耦合到全局缓冲器控制件的多个全局缓冲器。所述本地缓冲器可由所述本地缓冲器控制件处的组启用命令设置成其启用或停用状态。经启用本地缓冲器经配置以将本地数据传送到其相应组的移位寄存器。经停用本地缓冲器经配置以不将所述本地数据传送到其相应组的所述移位寄存器。

    用于图像传感器的具有多种宽度的计数器设计

    公开(公告)号:CN111953913A

    公开(公告)日:2020-11-17

    申请号:CN202010102310.X

    申请日:2020-02-19

    Inventor: 王泽健 张俊祥

    Abstract: 本发明公开了用于图像传感器的具有各种宽度的计数器设计。图像传感器包含布置在像素阵列的行和列中的多个图像像素。多个存储单元个别地耦合到所述像素阵列的对应列。所述存储单元布置在存储体中。所述存储体包含耦合到所述像素阵列的第一列的第一存储单元。所述第一存储单元包含具有第一宽度的第一计数器。第二存储单元耦合到所述像素阵列的第二列。所述第二存储单元包括具有第二宽度的第二计数器。所述第一宽度与所述第二宽度不同。

    双转换增益高动态范围图像传感器读出电路存储器存储结构

    公开(公告)号:CN110049260A

    公开(公告)日:2019-07-23

    申请号:CN201910039214.2

    申请日:2019-01-16

    Abstract: 本发明涉及双转换增益高动态范围图像传感器、读出电路及存储器存储结构。读出电路包含经耦合以接收斜波信号及双转换增益像素的输出的比较器。单个计数器耦合到所述比较器的输出。所述计数器经耦合以一次仅写入到第一或第二存储器电路中的一者。第一多路复用器经耦合以将初始值或来自所述第一存储器电路的初始存储器值加载到所述计数器中。第二多路复用器经耦合以将来自所述第一存储器电路的低转换增益存储器值或来自所述第二存储器电路的高转换增益存储器值加载到单个数据传输器中,所述数据传输器经耦合以将接收到的所述存储器值传输到数字处理器。

    用于图像传感器的具有多种宽度的计数器设计

    公开(公告)号:CN111953913B

    公开(公告)日:2021-11-02

    申请号:CN202010102310.X

    申请日:2020-02-19

    Inventor: 王泽健 张俊祥

    Abstract: 本发明公开了用于图像传感器的具有各种宽度的计数器设计。图像传感器包含布置在像素阵列的行和列中的多个图像像素。多个存储单元个别地耦合到所述像素阵列的对应列。所述存储单元布置在存储体中。所述存储体包含耦合到所述像素阵列的第一列的第一存储单元。所述第一存储单元包含具有第一宽度的第一计数器。第二存储单元耦合到所述像素阵列的第二列。所述第二存储单元包括具有第二宽度的第二计数器。所述第一宽度与所述第二宽度不同。

    图像传感器的数据传输电路、成像系统及数据传输的方法

    公开(公告)号:CN112422857A

    公开(公告)日:2021-02-26

    申请号:CN202010743544.2

    申请日:2020-07-29

    Abstract: 本文中公开图像传感器的数据传输电路、成像系统及数据传输的方法。实例数据传输电路可包含:多个传输库,与耦合到功能逻辑的多个传输库中的第一个串联耦合,其中多个传输库中的每一个经耦合以响应于时钟信号而将图像数据提供到在朝着功能逻辑的方向上的后一传输库;串联耦合的多个延迟,其中多个延迟中的每一个与多个传输库中的相应传输库相关联且耦合到相应传输库,且其中时钟信号在相对于功能逻辑以多个延迟中的相应数目的延迟进行延迟之后由多个传输库中的每一个接收。

    双转换增益高动态范围图像传感器读出电路存储器存储结构

    公开(公告)号:CN110049260B

    公开(公告)日:2020-08-18

    申请号:CN201910039214.2

    申请日:2019-01-16

    Abstract: 本发明涉及双转换增益高动态范围图像传感器、读出电路及存储器存储结构。读出电路包含经耦合以接收斜波信号及双转换增益像素的输出的比较器。单个计数器耦合到所述比较器的输出。所述计数器经耦合以一次仅写入到第一或第二存储器电路中的一者。第一多路复用器经耦合以将初始值或来自所述第一存储器电路的初始存储器值加载到所述计数器中。第二多路复用器经耦合以将来自所述第一存储器电路的低转换增益存储器值或来自所述第二存储器电路的高转换增益存储器值加载到单个数据传输器中,所述数据传输器经耦合以将接收到的所述存储器值传输到数字处理器。

    电流产生器
    9.
    发明授权

    公开(公告)号:CN108205351B

    公开(公告)日:2019-07-26

    申请号:CN201711266588.5

    申请日:2017-12-05

    Abstract: 本申请案涉及电流产生器。一种实例电流产生器可包含:低压差调节器LDO,其经耦合以接收参考电压且作为响应提供参考电流,其中所述LDO响应于校准信号调整所述参考电流的电流电平。电流控制振荡器经耦合以从所述LDO接收参考电流副本且作为响应产生振荡信号,其中所述振荡信号的周期是至少部分基于所述参考电流副本的电平。脉冲产生器经耦合以提供可调整脉冲信号。计数器经耦合以确定在所述脉冲信号的持续时间期间发生的所述振荡信号的周期的数目,且提供指示此数目的控制信号,且数字校准电路经耦合以接收所述控制信号且作为响应将所述校准信号提供到所述LDO。

    电流产生器
    10.
    发明公开

    公开(公告)号:CN108205351A

    公开(公告)日:2018-06-26

    申请号:CN201711266588.5

    申请日:2017-12-05

    Abstract: 本申请案涉及电流产生器。一种实例电流产生器可包含:低压差调节器LDO,其经耦合以接收参考电压且作为响应提供参考电流,其中所述LDO响应于校准信号调整所述电流参考的电流电平。电流控制振荡器经耦合以从所述LDO接收参考电流副本且作为响应产生振荡信号,其中所述振荡信号的周期是至少部分基于所述参考电流副本的电平。脉冲产生器经耦合以提供可调整脉冲信号。计数器经耦合以确定在所述脉冲信号的持续时间期间发生的所述振荡信号的周期的数目,且提供指示此数目的控制信号,且数字校准电路经耦合以接收所述控制信号且作为响应将所述校准信号提供到所述LDO。

Patent Agency Ranking