具有相位检测自动聚焦的九单元像素图像传感器

    公开(公告)号:CN116896691B

    公开(公告)日:2024-12-06

    申请号:CN202211471421.3

    申请日:2022-11-23

    Abstract: 本公开涉及具有相位检测自动聚焦的九单元像素图像传感器。一种成像装置包含1x3像素电路的像素阵列,所述1x3像素电路在一列中包含3个光电二极管。位线耦合到所述1x3像素电路。所述位线被划分到所述1x3像素电路的每列3个位线的分组中。所述1x3像素电路的每一列包含耦合到所述3个位线的相应分组的第一位线的多个第一组、耦合到所述相应分组的第二位线的多个第二组及耦合到所述相应分组的第三位线的多个第三组。所述1x3像素电路经布置成形成所述像素阵列的多个3x3像素结构的每九个单元像素结构3个1x3像素电路的分组。

    用于在高像素数图像传感器中减少图像伪影的电路和方法

    公开(公告)号:CN116647765B

    公开(公告)日:2024-11-26

    申请号:CN202310132207.3

    申请日:2023-02-09

    Abstract: 提供了一种图像传感器。该图像传感器包括多光电二极管单元的阵列,每个光电二极管通过选择晶体管耦合到所述单元的浮动扩散节点,由相应的传送线控制的选择晶体管,复位晶体管,感测源极跟随器和从源极跟随器耦合到数据线的读取晶体管。该阵列包括具有相位检测单元和普通单元的相位检测行;以及更多单元的补偿行。在实施例中,每个相位检测行具有带有通过选择晶体管耦合到浮动扩散节点的至少一个光电二极管的单元,该选择晶体管由与该行的相邻普通单元的选择晶体管的传送线分开的传送线控制。在实施例中,补偿行具有带有通过由与补偿行的相邻普通单元的选择晶体管的传送线分开的传送线控制的选择晶体管耦合到浮动扩散节点的光电二极管的单元。

    具有相位检测自动聚焦的九单元像素图像传感器

    公开(公告)号:CN116896691A

    公开(公告)日:2023-10-17

    申请号:CN202211471421.3

    申请日:2022-11-23

    Abstract: 本公开涉及具有相位检测自动聚焦的九单元像素图像传感器。一种成像装置包含1x3像素电路的像素阵列,所述1x3像素电路在一列中包含3个光电二极管。位线耦合到所述1x3像素电路。所述位线被划分到所述1x3像素电路的每列3个位线的分组中。所述1x3像素电路的每一列包含耦合到所述3个位线的相应分组的第一位线的多个第一组、耦合到所述相应分组的第二位线的多个第二组及耦合到所述相应分组的第三位线的多个第三组。所述1x3像素电路经布置成形成所述像素阵列的多个3x3像素结构的每九个单元像素结构3个1x3像素电路的分组。

    用于调整模拟增益的列放大器电容器开关电路

    公开(公告)号:CN114650060B

    公开(公告)日:2023-04-07

    申请号:CN202111281445.8

    申请日:2021-11-01

    Inventor: 海老原弘知

    Abstract: 本申请案涉及一种用于调整模拟增益的列放大器电容器开关电路。像素单元读出电路包含放大器及电容器开关电路,所述电容器开关电路包含耦合到所述放大器的输入的第一路由路径。第二路由路径包含沿着所述第二路由路径串联耦合的开关。所述第二路由路径的第一端经耦合到位线。所述第二路由路径的第二端经耦合到所述放大器的输出。所述开关中的仅一者被关断,且所述开关中的其余者被接通。电容器经并联耦合在所述第一路由路径与所述第二路由路径之间。所述电容器中的每一者的第一端经耦合到所述第一路由路径。所述电容器中的每一者的第二端经耦合到所述第二路由路径。所述开关沿着所述第二路由路径在所述电容器的所述第二端当中交错。

    格雷码计数信号分布系统

    公开(公告)号:CN112087227B

    公开(公告)日:2022-08-26

    申请号:CN202010302645.6

    申请日:2020-04-13

    Abstract: 本申请案涉及一种格雷码计数信号分布系统。计数器分布系统包含N位计数器以接收第一计数时钟以生成多个数据位,所述多个数据位包含下部数据位线上的下部数据位和上部数据位线上的上部数据位。所述上部数据位包含至少一个冗余位以为所述计数器分布系统提供错误校正。多个锁存器耦合到所述N位计数器。所述下部数据位线中的每一个和所述上部数据位线中的每一个耦合到所述锁存器中的至少一个。所述锁存器经布置成多个锁存器分组。每一锁存器分组耦合到相应锁存器启用信号。每一锁存器分组中的每一锁存器经耦合以响应于所述相应锁存器启用信号而锁存所述多个数据位中的相应一个。

    具有减少的斜坡稳定时间的积分斜坡电路

    公开(公告)号:CN113784066A

    公开(公告)日:2021-12-10

    申请号:CN202111066575.X

    申请日:2020-03-10

    Abstract: 本发明涉及具有减少的斜坡稳定时间的积分斜坡电路。斜坡产生器包含积分器,所述积分器包含第一级和第二级,其中第一级具有第一输入端和第二输入端,以及第一输出端和第二输出端,并且第二级包含耦合在电源轨和接地之间的第一晶体管和第二晶体管。第一晶体管和第二晶体管之间的节点耦合到积分器放大器的输出端。第一晶体管的控制端子耦合到第一级的第一输出端,且第二晶体管的控制端子耦合到第一级的第二输出端。在从输出端产生的斜坡信号中的斜坡事件期间,第一电流从输出端流到接地。微调电路耦合到积分器放大器的输出端,以响应于微调输入向积分器放大器的输出端提供第二电流。第二电流基本上匹配第一电流。

    用于与分割位线一起使用的偏置电路

    公开(公告)号:CN111565288B

    公开(公告)日:2021-08-24

    申请号:CN202010088953.3

    申请日:2020-02-12

    Abstract: 本申请涉及用于与分割位线一起使用的偏置电路。图像传感器包含像素阵列,所述像素阵列包含多个像素。每个像素耦合以响应于入射光生成图像数据。位线耦合到所述像素阵列的一列像素并被分离成第一部分和第二部分。每个部分耦合到所述像素阵列的像素行的对应部分。读出电路耦合到所述位线以从所述像素阵列读出所述图像数据。所述读出电路包含共源共栅装置,所述共源共栅装置耦合在所述位线的所述第一部分与所述第二部分之间。所述共源共栅装置耦合以被偏置成将所述位线的所述第一部分和所述第二部分彼此电分离,使得所述位线的每一部分的电容不影响所述位线的其它部分的整定时间。

    具有经划分位线的CMOS图像传感器

    公开(公告)号:CN110191296B

    公开(公告)日:2021-05-25

    申请号:CN201910132572.8

    申请日:2019-02-22

    Abstract: 本发明涉及一种图像传感器和成像系统。图像传感器包含像素阵列,所述像素阵列包含多个像素。耦合到像素列的位线经分成多个电部分,所述多个电部分耦合到所述像素阵列的行的对应部分。读出电路的第一开关电路耦合到所述位线。第一开关电路经配置以将位线电流源耦合到所述位线以提供DC电流,所述DC电流经耦合以在耦合到所述位线的像素的读出操作期间流过所述位线且流过所述第一开关电路。第二开关电路经配置以在所述像素的所述读出操作期间将ADC耦合到所述位线。在所述像素的所述读出操作期间,由所述位线电流源提供的所述DC电流的基本上无一者流过所述第二开关电路。

Patent Agency Ranking