公开(公告)号：CN118629944A

公开(公告)日：2024-09-10

申请号：CN202411094315.7

申请日：2024-08-09

Applicant: 电子科技大学

Inventor： 谢儒彬 ,  李燕妃 ,  乔明 ,  张波

IPC: H01L21/762 ,  H01L21/331

Abstract: 本发明公开了一种SiN夹层的STI隔离结构三极管抗总剂量辐照加固方法，属于三极管抗辐射加固技术领域。本发明所述方法中，STI隔离结构为SiO2‑SiN‑SiO2夹层结构，SiN夹层不仅可以降低氧化层固定正电荷的密度，也可以对H+向SiO2‑Si界面的输运起到抑制作用，降低界面态密度，减小过剩基极电流的大小。本发明所述方法解决了三极管总剂量辐照后电流增益下降的问题，提高了三极管的抗总剂量辐照能力，提高了三极管的可靠性和寿命，对三极管电路的空间环境应用具有重要意义。

公开(公告)号：CN103474466B

公开(公告)日：2016-06-08

申请号：CN201310418088.4

申请日：2013-09-13

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  蔡林希 ,  吴文杰 ,  许琬 ,  陈涛 ,  胡利志 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7835 ,  H01L21/266 ,  H01L29/063 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/7816

Abstract: 本发明涉及半导体技术，具体的说是涉及一种高压器件及其制造方法。本发明的高压器件集成在第一种导电类型半导体衬底上，包括第二种导电类型半导体漂移区、第二种导电类型半导体源区、第二种导电类型半导体漏区、第二种导电类型半导体重掺杂层、第一种导电类型半导体体区、第一种导电类型半导体体接触区、第一种导电类型半导体降场层、栅氧化层、场氧化层、金属前介质、多晶硅栅电极、源极金属、漏极金属，第二种导电类型半导体重掺杂层设置在场氧化层和第一种导电类型半导体降场层之间。本发明的有益效果为，在相同的导通能力的情况下具有更小的芯片面积，优化器件的表面电场，并且制备方法简单，工艺难度较低。本发明尤其适用于高压器件。

公开(公告)号：CN103022134B

公开(公告)日：2015-09-09

申请号：CN201210518182.2

申请日：2012-12-06

Applicant: 电子科技大学

Inventor： 乔明 ,  章文通 ,  许琬 ,  李燕妃 ,  张昕 ,  吴文杰 ,  张波

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种超低比导通电阻的SOI横向高压功率器件，属于功率半导体器件技术领域。包括纵向超结元胞结构和终端结构，终端结构位于整体元胞结构的外侧或外围；器件制作于SOI材料的SOI层上。纵向超结元胞结构在提高击穿电压的同时降低了比导通电阻，并减小了版图面积；单个或多个元胞集成，多个并联元胞可共用同一个终端，并通过漏极引出结构将漏电极横向引出，使漏极、栅极和源极都在表面，不仅易于和常规电路集成，而且大大减小版图面积，进一步降低工艺成本；另外，采用较薄的埋氧层可增加器件纵向电场，同时可有效减缓器件自热效应。

公开(公告)号：CN102969358B

公开(公告)日：2015-08-19

申请号：CN201210516539.3

申请日：2012-12-06

Applicant: 电子科技大学

Inventor： 乔明 ,  章文通 ,  李燕妃 ,  许琬 ,  蔡林希 ,  吴文杰 ,  陈涛 ,  胡利志 ,  黄健文 ,  张波

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种横向高压功率半导体器件，属于功率半导体器件技术领域。包括纵向超结元胞结构和终端结构；终端结构位于整体元胞结构的外侧或外围。纵向超结元胞结构在提高击穿电压的同时降低导通电阻，相比传统横向超结器件，纵向超结元胞结构减小了版图面积，进一步降低了导通电阻；单个或多个元胞集成，多个并联元胞可共用同一个终端，并通过终端结构将漏电极横向引出，不仅易于和常规电路集成，而且大大减小版图面积，进一步降低工艺成本。本发明具有导通电阻低、耐压高、版图面积小等诸多优点，采用本发明可获得各种性能优良的横向半导体功率器件，具有高速、高集成度、低导通损耗的特点。

公开(公告)号：CN103915503A

公开(公告)日：2014-07-09

申请号：CN201410127301.0

申请日：2014-03-31

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  代刚 ,  文帅 ,  周锌 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0619 ,  H01L29/063 ,  H01L29/66681 ,  H01L29/7823

Abstract: 本发明涉及半导体功率器件技术领域，涉及一种横向高压MOS器件及其制造方法。本发明的横向高压器件，其元胞结构包括第一导电类型半导体衬底、设置在第一导电类型半导体衬底中的第二导电类型半导体注入漂移区以及源区和漏区，在第二导电类型半导体注入漂移区上还设置有第二导电类型半导体外延漂移区，所述源区和漏区分别设置在第二导电类型半导体外延漂移区上端面，所述第二导电类型半导体外延漂移区由自下而上依次层叠设置的多个第二导电类型半导体外延子漂移区构成。本发明的有益效果为，极大地降低了器件的导通电阻，缓解比导通电阻和耐压的矛盾关系。本发明尤其适用于横向高压MOS器件。

公开(公告)号：CN103531586A

公开(公告)日：2014-01-22

申请号：CN201310526025.0

申请日：2013-10-30

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  张昕 ,  叶珂 ,  周锌 ,  张波

IPC: H01L27/06 ,  H01L29/36 ,  H01L21/782

Abstract: 本发明涉及半导体技术，具体的说是涉及一种功率半导体器件及其制造方法。本发明的一种功率半导体器件，其特征在于将第一类高压nLDMOS器件1、第二类高压nLDMOS器件2、第三类高压nLDMOS器件3、第四类高压nLDMOS器件4、第五类高压nLDMOS器件5、第六类高压nLDMOS器件6、低压NMOS器件7、低压PMOS器件8和低压NPN器件9集成于同一芯片上。本发明的有益效果为，衬底10上实现nLDMOS、低压NMOS、低压PMOS和低压NPN的单片集成，为高压器件提供了低阻的导电通道，提高器件的电导率，大大降低了高压器件的比导通电阻，从而降低芯片的制造成本。本发明尤其适用于功率半导体器件及其制造。

公开(公告)号：CN103268886A

公开(公告)日：2013-08-28

申请号：CN201310174274.8

申请日：2013-05-13

Applicant: 电子科技大学

Inventor： 乔明 ,  吴文杰 ,  李燕妃 ,  温恒娟 ,  陈涛 ,  胡利志 ,  周锌 ,  张波

IPC: H01L29/06 ,  H01L29/78

Abstract: 一种横向高压功率半导体器件的结终端结构，属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W的两倍的情况下，对终端结构进行分析和优化，提出表面超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。

公开(公告)号：CN103022134A

公开(公告)日：2013-04-03

申请号：CN201210518182.2

申请日：2012-12-06

Applicant: 电子科技大学

Inventor： 乔明 ,  章文通 ,  许琬 ,  李燕妃 ,  张昕 ,  吴文杰 ,  张波

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种超低比导通电阻的SOI横向高压功率器件，属于功率半导体器件技术领域。包括纵向超结元胞结构和终端结构，终端结构位于整体元胞结构的外侧或外围；器件制作于SOI材料的SOI层上。纵向超结元胞结构在提高击穿电压的同时降低了比导通电阻，并减小了版图面积；单个或多个元胞集成，多个并联元胞可共用同一个终端，并通过漏极引出结构将漏电极横向引出，使漏极、栅极和源极都在表面，不仅易于和常规电路集成，而且大大减小版图面积，进一步降低工艺成本；另外，采用较薄的埋氧层可增加器件纵向电场，同时可有效减缓器件自热效应。

公开(公告)号：CN118629944B

公开(公告)日：2024-10-08

申请号：CN202411094315.7

申请日：2024-08-09

Applicant: 电子科技大学

Inventor： 谢儒彬 ,  李燕妃 ,  乔明 ,  张波

IPC: H01L21/762 ,  H01L21/331

Abstract: 本发明公开了一种SiN夹层的STI隔离结构三极管抗总剂量辐照加固方法，属于三极管抗辐射加固技术领域。本发明所述方法中，STI隔离结构为SiO2‑SiN‑SiO2夹层结构，SiN夹层不仅可以降低氧化层固定正电荷的密度，也可以对H+向SiO2‑Si界面的输运起到抑制作用，降低界面态密度，减小过剩基极电流的大小。本发明所述方法解决了三极管总剂量辐照后电流增益下降的问题，提高了三极管的抗总剂量辐照能力，提高了三极管的可靠性和寿命，对三极管电路的空间环境应用具有重要意义。

公开(公告)号：CN103515428B

公开(公告)日：2015-12-09

申请号：CN201310406464.8

申请日：2013-09-09

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  许琬 ,  胡利志 ,  吴文杰 ,  蔡林希 ,  陈涛 ,  张波

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及半导体技术，具体的说是涉及一种PSOI横向高压功率半导体器件。本发明的一种横向高压MOSFET，其特征在于，在源端下方引入第二导电类型半导体埋层，避免载流子在源端过度集中，减小器件在源端的功耗，从而改善器件的自加热效应；第二导电类型半导体第一漂移区采用均匀掺杂，第二导电类型半导体第二漂移区采用浓度相对较高的掺杂，可以减小漂移区的电阻率，降低器件的比导通电阻，进而减小器件的功耗和温度。本发明的有益效果为，具有自加热效应良好、导通电阻低、耐压高、版图面积小等诸多优点，降低了工艺难度和成本。本发明尤其适用于PSOI横向高压功率半导体器件。