-
公开(公告)号：CN103928528A
公开(公告)日：2014-07-16
申请号：CN201410175873.6
申请日：2014-04-28
Applicant: 电子科技大学
CPC classification number: H01L29/0619 , H01L29/7823
Abstract: 本发明涉及半导体功率器件技术领域，具体的说是涉及一种横向高压功率半导体器件的结终端结构。本发明通过缩小器件在曲率结终端处P型衬底和N型漂移区的总面积，从而防止器件在P型衬底区发生提前耗尽，保证器件在曲率结终端处的耐压。本发明的有益效果为，能够明显的降低曲率结终端对整个器件耐压的影响，使器件在过渡区的电场不会过大，并且通过改变漂移区或者P型衬底的面积使得器件的耐压达到最优化，保证器件的耐压。本发明尤其适用于横向高压功率半导体器件的结终端结构。
-
公开(公告)号：CN103928527A
公开(公告)日：2014-07-16
申请号：CN201410174942.1
申请日：2014-04-28
Applicant: 电子科技大学
CPC classification number: H01L29/0619 , H01L29/7823
Abstract: 本发明涉及半导体功率器件技术领域，具体的说是涉及一种横向高压功率半导体器件的结终端结构。本发明通过增加器件在曲率结终端处P型衬底和N型漂移区的总面积，从而防止器件在P型衬底区发生提前耗尽，保证器件在曲率结终端处的耐压。本发明的有益效果为，能够明显的降低曲率结终端对整个器件耐压的影响，使器件在过渡区的电场不会过大，并且通过改变漂移区或者P型衬底的面积使得器件的耐压达到最优化，保证器件的耐压。本发明尤其适用于横向高压功率半导体器件的结终端结构。
-
公开(公告)号：CN103474466A
公开(公告)日：2013-12-25
申请号：CN201310418088.4
申请日：2013-09-13
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7835 , H01L21/266 , H01L29/063 , H01L29/0878 , H01L29/1095 , H01L29/42368 , H01L29/7816
Abstract: 本发明涉及半导体技术，具体的说是涉及一种高压器件及其制造方法。本发明的高压器件集成在第一种导电类型半导体衬底上，包括第二种导电类型半导体漂移区、第二种导电类型半导体源区、第二种导电类型半导体漏区、第二种导电类型半导体重掺杂层、第一种导电类型半导体体区、第一种导电类型半导体体接触区、第一种导电类型半导体降场层、栅氧化层、场氧化层、金属前介质、多晶硅栅电极、源极金属、漏极金属，第二种导电类型半导体重掺杂层设置在场氧化层和第一种导电类型半导体降场层之间。本发明的有益效果为，在相同的导通能力的情况下具有更小的芯片面积，优化器件的表面电场，并且制备方法简单，工艺难度较低。本发明尤其适用于高压器件。
-
公开(公告)号：CN103280457A
公开(公告)日：2013-09-04
申请号：CN201310177386.9
申请日：2013-05-14
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 一种超低比导通电阻的横向高压功率器件及制造方法，属于功率半导体器件技术领域。通过光刻和离子注入工艺在第二导电类型半导体漂移区（2）表面形成的第二导电类型半导体重掺杂层（5），开态时为器件提供低阻表面导电通道，与降场层（3）下方的第二导电类型半导体漂移区（2）一起，为器件提供两个导电通道。由于采用离子注入增加了低阻表面导电通道，减小了器件表面的电阻率，极大地降低了器件的导通电阻。与常规具有降场层的高压器件相比，本发明提供的横向高压功率器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明可应用于消费电子、显示驱动等多种产品中。
-
公开(公告)号：CN102945839A
公开(公告)日：2013-02-27
申请号：CN201210519390.4
申请日：2012-12-06
Applicant: 电子科技大学
IPC: H01L23/528 , H01L23/552
Abstract: 一种部分场板屏蔽的高压互连结构，属于半导体功率器件技术领域。本发明用于具有高压互连线的跑道型横向功率器件中，包括双层部分多晶屏蔽场板和高压互连线；所述双层部分多晶屏蔽场板仅存在于高压互连线跨过的器件表面层中，无高压互连线跨越的器件表面没有多晶屏蔽场板；所述双层部分多晶屏蔽场板由第一层场板和第二层场板构成，其中第二层场板位于第一层场板与高压互连线之间；两层场板在器件表面层中呈非连续分布状，且两层场板之间交错分布并相距适当的距离。本发明与具有高压互连的传统浮空场板结构相比，在不影响浮空场板对高压互连线效应的屏蔽作用，保证器件耐压的基础上，减小了器件尺寸，增加了器件的开态电流能力。
-
Patent Agency Ranking
公开(公告)号：CN103036550B
公开(公告)日：2015-09-09
申请号：CN201210529443.0
申请日：2012-12-11
Applicant: 电子科技大学
IPC: H03K17/78 , H03K17/567
Abstract: 一种快速放电的光电继电器，属于电子技术领域。包括输入端光控信号产生电路、光控信号接收及光电转换电路、控制电路和输出电路；输入端光控信号产生电路由一个发光二极管LED（11）构成，光控信号接收及光电转换电路由一个光电二极管阵列PDA构成，控制电路包括一个级联三极管、三个二极管，用于为输出电路的功率MOSFET器件提供充放电通道；输出电路包括一对功率MOSFET器件。本发明提供的快速放电的光电继电器，由于其控制电路采用了两个或多个三级管的级联，级联后的三极管电流放大倍数增大，抽取电荷的速度显著加快，因而比现有的光电继电器具有更快的放电速度，能够适应更高频率的继电场合。
-
公开(公告)号：CN103579352A
公开(公告)日：2014-02-12
申请号：CN201310602790.6
申请日：2013-11-22
Applicant: 电子科技大学
CPC classification number: G06F17/5045
Abstract: 本发明涉及半导体技术，具体的说是涉及一种用于SOI高压PMOS器件的仿真电路及其仿真方法。本发明的一种用于SOI高压PMOS器件的仿真电路，包括PMOS管，其特征在于，所述PMOS管的漏极与可变电压源Vnh连接、衬底与固定电压源VHV连接、栅极与源极接地。本发明的有益效果为，高压PMOS管的源级与衬底之间的电势差始终为固定的应用高压电源电压VHV，该电势差大小等于衬底所加固定电压值，本发明提供的SOI高压PMOS管击穿电压仿真电路及方法弥补了常规仿真电路及测试方法中SOI高压PMOS管的源级与衬底之间的电势差随漏极所加电压Vnh变化而变化这一缺陷，与实际应用中SOI高压PMOS管的情况更加符合。本发明尤其适用于SOI高压PMOS器件的仿真。
-
公开(公告)号：CN102945838A
公开(公告)日：2013-02-27
申请号：CN201210435056.0
申请日：2012-11-05
Applicant: 电子科技大学
IPC: H01L23/522
Abstract: 一种高压互连结构，属于半导体功率器件技术领域。本发明用于具有横向高压功率器件的高压集成电路中，在横向高压功率器件的漏极或阳极与高压电路连接端口之间采用邦定技术中的邦定线进行跨接。本发明提供的高压互连结构，由于使用了邦定线作为器件的高压互连线，增加了互连线与器件表面之间的距离，与传统高压互连技术相比，减小了互连线电位对器件表面电场的影响，大大增强了器件在具有高压互连线时的耐压能力。与现有的各种高压互连的屏蔽技术相比，本发明没有引入降场层或场板等其他结构，从而不会增加工艺复杂性与器件成本。
-
公开(公告)号：CN102843123A
公开(公告)日：2012-12-26
申请号：CN201210316814.7
申请日：2012-08-31
Applicant: 电子科技大学
IPC: H03K19/003
Abstract: 一种高压驱动电路，包括高压电平位移电路、高端输出级电路、低端输出级电路、电流源和死区控制电路。本发明提出的高压驱动电路中高端输出级电路高压PMOS管为薄栅氧结构，而不再像传统高压驱动电路那样采用厚栅氧结构；电路只使用四个高压MOS管，相比传统高压驱动电路少使用了两个高压MOS管，大大节约了芯片面积；同时通过引入电流源，减小了高压端电源浮动对电平位移输出信号的影响，提高了电路的可靠性。
-
公开(公告)号：CN103928528B
公开(公告)日：2017-06-06
申请号：CN201410175873.6
申请日：2014-04-28
Applicant: 电子科技大学
Abstract: 本发明涉及半导体功率器件技术领域，具体的说是涉及一种横向高压功率半导体器件的结终端结构。本发明通过缩小器件在曲率结终端处P型衬底和N型漂移区的总面积，从而防止器件在P型衬底区发生提前耗尽，保证器件在曲率结终端处的耐压。本发明的有益效果为，能够明显的降低曲率结终端对整个器件耐压的影响，使器件在过渡区的电场不会过大，并且通过改变漂移区或者P型衬底的面积使得器件的耐压达到最优化，保证器件的耐压。本发明尤其适用于横向高压功率半导体器件的结终端结构。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.027 seconds)
