半导体器件的元胞结构及半导体器件

    公开(公告)号:CN214848639U

    公开(公告)日:2021-11-23

    申请号:CN202121152384.0

    申请日:2021-05-26

    Inventor: 林苡任 史波 肖婷

    Abstract: 本申请提供一种半导体器件的元胞结构及半导体器件,该元胞结构包括第一导电类型衬底;依次并排设置于所述衬底上表面内的至少一个第一沟槽栅、至少一个第二沟槽栅、至少一个第三沟槽栅和至少一个第四沟槽栅;位于所述阱区上表面内并位于所述第一沟槽栅两侧、所述第三沟槽栅两侧和所述第四沟槽栅两侧的第一导电类型源区;位于所述衬底上方并同时与所述源区电连接的发射极金属层;其中,所述第一沟槽栅、所述第二沟槽栅和所述第三沟槽栅与所述发射极金属层之间通过第一层间介质层隔离,所述第四沟槽栅与所述发射极金属层电连接。这种元胞结构可以实现更好的导通压降、饱和电流、短路时间三大参数的折中平衡。

    热电堆芯片
    23.
    实用新型

    公开(公告)号:CN211578790U

    公开(公告)日:2020-09-25

    申请号:CN202020691064.1

    申请日:2020-04-29

    Abstract: 本实用新型提供了一种热电堆芯片。热电堆芯片包括衬底和设置在衬底上的绝缘层,热电堆芯片还包括热电偶组件,热电偶组件包括:多个热电偶对,各热电偶对均具有热结部,多个热电偶对沿预设方向分布,以使多个热电偶对的热结部沿预设方向间隔设置;预设方向为从衬底的中部至衬底的外周面的方向;其中,热电偶组件为多个,多个热电偶组件沿衬底的周向分布。本实用新型有效地解决了现有技术中热电堆芯片的红外吸收效率较低的问题。

    碳化硅肖特基半导体器件
    24.
    实用新型

    公开(公告)号:CN212625590U

    公开(公告)日:2021-02-26

    申请号:CN202021961880.6

    申请日:2020-09-09

    Abstract: 本实用新型涉及一种碳化硅肖特基半导体器件,其包括第一电子型半导体层、第二电子型半导体层、第一空穴型半导体层、第二空穴型半导体层、第一阳极结构、第二阳极结构和阴电极层。其中,第一阳极结构设置在第二电子型半导体上,第二阳极结构设置在第二空穴型半导体层上,第一电子型半导体层的掺杂浓度大于第二电子型半导体层的掺杂浓度,第一空穴型半导体层的掺杂浓度小于第二空穴型半导体层的掺杂浓度。该碳化硅肖特基半导体器件可以解决现有碳化硅肖特基半导体器件难以在降低正向工作电压的同时提高击穿电压的问题,进而降低碳化硅肖特基半导体器件正向导通的损耗,提高碳化硅肖特基半导体器件的工作效率。(ESM)同样的发明创造已同日申请发明专利

    碳化硅金属氧化物半导体场效应晶体管

    公开(公告)号:CN213752715U

    公开(公告)日:2021-07-20

    申请号:CN202022333807.0

    申请日:2020-10-19

    Abstract: 本实用新型涉及一种碳化硅金属氧化物半导体场效应晶体管,该晶体管包括第一和第二元胞,它们共同包括漏极电极层、欧姆接触层、衬底层、外延层、层间介质层和源极电极层,第一元胞还包括第一深阱区、第二深阱区、第一浅阱区、第二浅阱区、第一源区、第二源区、第一栅氧化层和第一多晶硅栅极,第二元胞还包括第三深阱区、第四深阱区、第三浅阱区、第四浅阱区、第二栅氧化层、第三栅氧化层、第二多晶硅栅极和第三多晶硅栅极。该晶体管不但可以保证自身具有短路电流密度低、短路耐量高和短路时间长等优点,而且可以在降低体二极管正向压降的同时降低肖特基二极管的反向漏电流。

    热电堆芯片
    26.
    实用新型

    公开(公告)号:CN211957687U

    公开(公告)日:2020-11-17

    申请号:CN202020762459.6

    申请日:2020-05-09

    Abstract: 涉及集成电路技术领域,本申请公开一种热电堆芯片,包括衬底、支撑层及位于所述支撑层的热电偶,支撑层设置有红外吸收层,所述衬底对应所述红外吸收层刻蚀有空穴,热电堆芯片还设置用作电极焊点的凹槽,凹槽从所述衬底延伸至所述支撑层,凹槽设置两个,且两个凹槽分别位于所述空穴的相对两侧,衬底厚度在20μm至30μm之间,所述支撑层包括氮化硅薄膜或氧化硅薄膜,氮化硅膜厚度5μm-10μm,所述红外吸收层为碳化的光刻胶层,热电偶中的一支半导体为多晶硅条,所述热电偶中的一支半导体为铝条,本方案提供一种贴片式的热电堆芯片,解决现有引脚式芯片中引脚分压影响传感器校准精度的技术问题,提高芯片的封装效率,扩大芯片的应用范围。

    封装结构、其制备方法及电子器件

    公开(公告)号:CN113437033B

    公开(公告)日:2022-07-15

    申请号:CN202110718033.X

    申请日:2021-06-28

    Inventor: 林苡任 史波 肖婷

    Abstract: 本发明提供了一种封装结构、其制备方法及电子器件,该封装结构包括至少一个球栅阵列组件,所述球栅阵列组件处具有石墨烯导热层,所述球栅阵列组件中的焊球嵌于所述石墨烯导热层中。基于本发明的技术方案,由多层二维石墨烯薄膜堆叠而成的石墨烯导热层,不仅可以有效提高封装结构的散热效率,而且其多层堆叠结构可以在高机械应力的界面起到缓冲作用,能够避免界面处应力过大导致封装结构的组件产生翘曲和破裂。

    封装结构、其制备方法及电子器件

    公开(公告)号:CN113437033A

    公开(公告)日:2021-09-24

    申请号:CN202110718033.X

    申请日:2021-06-28

    Inventor: 林苡任 史波 肖婷

    Abstract: 本发明提供了一种封装结构、其制备方法及电子器件,该封装结构包括至少一个球栅阵列组件,所述球栅阵列组件处具有石墨烯导热层,所述球栅阵列组件中的焊球嵌于所述石墨烯导热层中。基于本发明的技术方案,由多层二维石墨烯薄膜堆叠而成的石墨烯导热层,不仅可以有效提高封装结构的散热效率,而且其多层堆叠结构可以在高机械应力的界面起到缓冲作用,能够避免界面处应力过大导致封装结构的组件产生翘曲和破裂。

    一种碳化硅衬底退火工艺及碳化硅衬底退火设备

    公开(公告)号:CN113066720A

    公开(公告)日:2021-07-02

    申请号:CN202110296226.0

    申请日:2021-03-19

    Abstract: 本发明涉及半导体领域,公开一种碳化硅衬底退火工艺及碳化硅衬底退火设备,一种碳化硅衬底退火工艺,具体包括:将双层掩蔽层放置于需退火的碳化硅衬底一侧,以遮蔽碳化硅衬底表面,且双层掩蔽层与碳化硅衬底之间的距离D满足:0μm<D≤300μm;对碳化硅衬底进行退火处理。碳化硅衬底和双层掩蔽层之间的间距可以调整,进而达到改善碳化硅衬底表面粗糙度的目的。因此,碳化硅衬底退火结束后无需复杂的掩蔽层去除工艺,只需直接将双层掩蔽层拿走即可,从而在保证相同效果的情况下优化工艺来实现工艺成本的降低。

Patent Agency Ranking