-
公开(公告)号：CN114864399A
公开(公告)日：2022-08-05
申请号：CN202110153409.7
申请日：2021-02-04
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/335 , H01L29/739 , H01L29/423
Abstract: 一种半导体结构的形成方法，包括：在栅极结构的侧壁上形成侧墙；在第一器件区中，在栅极结构一侧的基底内形成源区，在栅极结构另一侧的基底内形成漏区，漏区与源区的掺杂类型不同；在基底、栅极结构以及侧墙上保形覆盖硅化物阻挡膜；去除位于第一器件区的硅化物阻挡膜，形成硅化物阻挡层；去除位于第一器件区靠近源区一侧的侧墙，暴露出第一器件区的源区与栅极结构之间的基底；在第一器件区的源区与栅极结构之间的基底内形成第一轻掺杂区；在源区和漏区与第一轻掺杂区的顶面形成金属硅化物层。本发明实施例降低在靠近源区一侧产生硅化物阻挡膜残留的几率，有利于金属硅化物层在第一轻掺杂区上更好地形成，提高TFET器件的分凝效果。
-
公开(公告)号：CN117410236A
公开(公告)日：2024-01-16
申请号：CN202210800257.X
申请日：2022-07-08
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/8249 , H01L21/311
Abstract: 一种半导体结构的形成方法，包括：形成侧墙结构后，在第一器件区中，在栅极结构一侧的基底内形成第一源漏区，以及在栅极结构另一侧的基底内形成第二源漏区，第一源漏区和第二源漏区中的其中一个作为源区，另外一个作为漏区，且漏区与源区的掺杂类型不同；采用第一单侧倾斜刻蚀工艺，去除位于第一器件区的第一源漏区一侧的第二侧墙，暴露出第一器件区的第一源漏区一侧的第一侧墙；去除靠近第一源漏区一侧的第一侧墙，暴露出偏移侧墙与第一源漏区之间的基底；在第一器件区中，在第一源漏区与偏移侧墙之间的基底内形成第一掺杂区，第一掺杂区与第一源漏区的掺杂类型相同。本发明实施例提升器件的性能。
-
公开(公告)号：CN114883408A
公开(公告)日：2022-08-09
申请号：CN202110162406.X
申请日：2021-02-05
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种半导体结构及其形成方法，半导体结构包括：沟道结构层；源漏掺杂层，沿沟道层长度的方向位于沟道结构层的两侧，源漏掺杂层与相邻沟道层，或源漏掺杂层与基底、以及与基底相邻的沟道层围成通槽；与通槽相连通的栅极开口，位于源漏掺杂层之间且横跨沟道结构层；填充于栅极开口和通槽内的栅极结构，包括包围沟道层的栅功能层、以及位于栅功能层上且填充栅极开口和通槽的栅电极层，栅功能层暴露出通槽和栅极开口的侧壁，栅电极层与栅极开口和通槽的侧壁相接触。本发明实施例栅功能层暴露出栅极开口和通槽的侧壁，能够为栅电极层提供更大的填充空间，增大了栅电极层占栅极结构体积的比例，有利于改善因栅极长度减小所引起的栅极电阻升高的问题。
-
公开(公告)号：CN119903793A
公开(公告)日：2025-04-29
申请号：CN202411766369.3
申请日：2024-12-03
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 中国科学院微电子研究所
IPC: G06F30/33 , G06F30/337 , G06F119/04 , G06F119/14
Abstract: 本发明公开一种集成电路的修复方法，涉及集成电路技术领域，以提高对集成电路的老化修复的实时性、修复精度和修复效果，从而提高集成电路在长时间工作过程中的性能。集成电路的修复方法包括：首先，提供待修复的集成电路。接下来，获取待修复的集成电路的第一性能关联参数和性能退化关联参数；并建立电路老化模型。接下来，对待修复的集成电路进行仿真，确定待修复的集成电路中的待修复晶体管和第一故障时间。接下来，获取待修复晶体管的第二性能关联参数。接下来，确定待修复晶体管对应的修复参数。接下来，采用栅诱导漏极泄漏电流修复方式，并根据第一故障时间和修复参数对待修复晶体管进行修复。
-
公开(公告)号：CN115377101B
公开(公告)日：2025-04-25
申请号：CN202110556076.2
申请日：2021-05-21
Applicant: 北方集成电路技术创新中心(北京)有限公司
Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底，包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区；在第一器件区的基底上形成沟道结构，在第二器件区的基底上形成器件鳍部，沟道结构包括一个或多个沟道叠层，沟道叠层包括第一牺牲层和位于第一牺牲层上的沟道层，沿沟道结构或器件鳍部的延伸方向，沟道结构和器件鳍部均包括沟道区；去除沟道区的牺牲层；去除沟道区的牺牲层后，形成栅极结构，在第一器件区，栅极结构环绕覆盖沟道区的沟道层，在第二器件区，栅极结构横跨器件鳍部，并覆盖沟道区的器件鳍部的侧壁和顶部。本发明采用混合集成的方式，同时满足第一器件和第二器件的性能需求，有利于提高半导体结构的工作性能。
-
Patent Agency Ranking
公开(公告)号：CN114883408B
公开(公告)日：2024-12-03
申请号：CN202110162406.X
申请日：2021-02-05
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种半导体结构及其形成方法，半导体结构包括：沟道结构层；源漏掺杂层，沿沟道层长度的方向位于沟道结构层的两侧，源漏掺杂层与相邻沟道层，或源漏掺杂层与基底、以及与基底相邻的沟道层围成通槽；与通槽相连通的栅极开口，位于源漏掺杂层之间且横跨沟道结构层；填充于栅极开口和通槽内的栅极结构，包括包围沟道层的栅功能层、以及位于栅功能层上且填充栅极开口和通槽的栅电极层，栅功能层暴露出通槽和栅极开口的侧壁，栅电极层与栅极开口和通槽的侧壁相接触。本发明实施例栅功能层暴露出栅极开口和通槽的侧壁，能够为栅电极层提供更大的填充空间，增大了栅电极层占栅极结构体积的比例，有利于改善因栅极长度减小所引起的栅极电阻升高的问题。
-
公开(公告)号：CN117672955A
公开(公告)日：2024-03-08
申请号：CN202211012964.9
申请日：2022-08-23
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/762 , H01L21/8238 , H01L27/092
Abstract: 一种半导体结构及其形成方法，包括：在器件隔离结构侧部的基底中以及器件隔离结构底部的基底中形成第一型掺杂层以及位于第一型掺杂层顶部且与第一型掺杂层顶部相接触的第二型掺杂层，位于器件隔离结构底部的第一型掺杂层与器件隔离结构相接触，位于器件隔离结构侧部的第一型掺杂层的顶部低于器件隔离结构的底部，且位于器件隔离结构侧部的第一型掺杂层与位于器件隔离结构底部的第一型掺杂层相连通，器件隔离结构覆盖第二掺杂层的部分侧壁，第一型掺杂层和第二型掺杂层的掺杂类型不同；在栅极结构两侧的基底中分别形成源区和漏区，栅极结构以及位于其两侧的源区和漏区构成第一晶体管。降低了相邻第一晶体管中的源区或漏区之间发生漏电的概率。
-
公开(公告)号：CN116209346A
公开(公告)日：2023-06-02
申请号：CN202310265834.4
申请日：2023-03-13
Applicant: 北方集成电路技术创新中心(北京)有限公司
Abstract: 本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底；依次位于所述半导体衬底上的底部导电层、阻变层和顶部导电层；第一保护层，位于所述顶部导电层侧壁，所述第一保护层的侧壁和所述阻变层以及所述底部导电层的侧壁平齐。本申请提供一种半导体结构及其形成方法，在RRAM结构侧壁形成有第一保护层和第二保护层，保护RRAM结构不被污染，可以提高RRAM结构的可靠性。
-
公开(公告)号：CN115692461A
公开(公告)日：2023-02-03
申请号：CN202110832752.4
申请日：2021-07-22
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 一种半导体结构及其形成方法，其中方法包括：提供衬底；形成所述衬底上的若干沟道层，所述若干沟道层沿所述衬底表面法线方向间隔堆叠，相邻所述沟道层之间具有栅沟槽，且所述若干沟道层和所述栅沟槽分别沿第一方向延伸；形成横跨所述若干沟道层表面的若干栅极结构，所述栅极结构包括栅极，所述栅极结构位于所述沟道层的部分顶部表面和部分侧壁表面，所述栅极结构还位于所述栅沟槽内，位于栅沟槽内的栅极结构侧壁相对于沟道层侧壁凹陷；形成位于所述栅极结构两侧的所述衬底上的源漏层，所述源漏层、所述沟道层和所述栅极之间具有空隙，所述空隙作为源漏层与栅极的隔离层，可以降低栅极和源漏层间的寄生电容，从而提高器件的电学性能。
-
公开(公告)号：CN115377101A
公开(公告)日：2022-11-22
申请号：CN202110556076.2
申请日：2021-05-21
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底，包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区；在第一器件区的基底上形成沟道结构，在第二器件区的基底上形成器件鳍部，沟道结构包括一个或多个沟道叠层，沟道叠层包括第一牺牲层和位于第一牺牲层上的沟道层，沿沟道结构或器件鳍部的延伸方向，沟道结构和器件鳍部均包括沟道区；去除沟道区的牺牲层；去除沟道区的牺牲层后，形成栅极结构，在第一器件区，栅极结构环绕覆盖沟道区的沟道层，在第二器件区，栅极结构横跨器件鳍部，并覆盖沟道区的器件鳍部的侧壁和顶部。本发明采用混合集成的方式，同时满足第一器件和第二器件的性能需求，有利于提高半导体结构的工作性能。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.06 seconds)
