-
公开(公告)号：CN101957876A
公开(公告)日：2011-01-26
申请号：CN201010282035.0
申请日：2010-09-15
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开一种考虑通孔的基于不均匀网格的多层布线方法，主要是为了解决现有集成电路多层布线存在的困难而设计。本发明依据读入的障碍信息建立并规范障碍列表；然后，分别依据工艺信息线宽和线间距约束以及通孔大小和通孔间距约束扩展障碍边界，同时设置起始点集合和终止点集合，构造三维不均匀网格阵列；最后，基于已设置的三维不均匀网格阵列的允许扩展方向，采用A*算法进行路径搜索，并输出搜索路径。本发明同时支持点到点布线模式和模块到模块布线模式，通过将点或模块统一转化为点的集合，点的集合中各点的选取保证了在多层搜索中能够找到最短路径，此外，本发明通过构造三维不均匀网格阵列有效的解决了现有集成电路多层布线存在的问题。
-
公开(公告)号：CN101908087A
公开(公告)日：2010-12-08
申请号：CN201010228645.2
申请日：2010-07-16
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开一种基于GPU的集成电路电源地线网络的并行仿真方法，主要是利用GPU强大的浮点数处理和并行处理能力，以及预条件共轭梯度算法来加速集成电路电源地线仿真计算的方法。本发明将集成电路电源地线网络简化为二维规则网络，CPU将所述二维规则网络划分为满足GPU硬件要求的两个以上的分块，并向GPU传输分块信息；GPU接收CPU传输的集成电路电源地线网络的分块信息，并将各分块信息读入到与其线程组对应的局部内存中；GPU对上述分块信息进行预条件共轭梯度计算；GPU将计算结果输出给所述CPU。本发明与目前主流的CPU上的相同算法相比，它的计算效率能提高20倍左右。
-
公开(公告)号：CN101221592A
公开(公告)日：2008-07-16
申请号：CN200710177998.2
申请日：2007-11-23
Applicant: 清华大学
IPC: G06F17/50 , H01L27/02 , H01L23/528
Abstract: VLSI多层供电网络中优化配置垂直通孔的启发式方法属于VLSI物理设计领域，其特性在于：它以灵敏度信息作为指导，采用循环累加的方式实现了多层供电网络中垂直通孔的优化配置，与供电网络线宽优化方法类似，该方法也可以很好地改善供电网络的性能；方法中还采用了扩展的特勒根伴随网络技术以及基于不完全乔莱斯基分解的预优共轭梯度技术，使得方法的效率得到了很大的提高。实验结果证明该方法可以快速高效地完成大规模供电网络中通孔的优化配置，与平均分配通孔的方法相比，可以更有效地减少供电网络中电压降，提高芯片的稳定性。
-
公开(公告)号：CN100347711C
公开(公告)日：2007-11-07
申请号：CN200510011804.2
申请日：2005-05-27
Applicant: 清华大学
IPC: G06F17/50
Abstract: 基于松弛操作的层次式电源/地线网络的瞬态分析方法属于VLSI物理设计领域，其特征在于：先把原始电路利用一种以通孔连线为边界线的划分策略划分为多个规模较小的子电路，再通过松弛操作把子电路的电学参数映射到由边界节点组成的父亲电路中，再利用现有的快速算法求解父亲电路后逐个求解各子电路，本发明用C语言实现，它在满足精度前提下，不仅快速且占用的内存小，而且其层次式的设计方法更适用于更大规模芯片的测试。
-
公开(公告)号：CN1275317C
公开(公告)日：2006-09-13
申请号：CN200310115545.9
申请日：2003-11-28
Applicant: 清华大学
Abstract: 集成电路布图规划与缓冲器规划集成的布局方法属于集成电路计算机辅助设计领域，其特征在于：它引入了缓冲器插入时的可行区域计算，并通过在布图规划结果中的空白区域的划分，简化了缓冲器规划的复杂度，针对布图规划中的缓冲器规划对模拟退火的求解过程进行设计，把缓冲器的规划集成在布局规划问题的求解中。它把缓冲器规划融入布图规划的优化过程中，实现对时延性能的优化。
-
Patent Agency Ranking
公开(公告)号：CN1523662A
公开(公告)日：2004-08-25
申请号：CN03157052.6
申请日：2003-09-12
Applicant: 清华大学
Abstract: 用去耦合电容对集成电路供电网络进行噪声优化的方法属于VLSI物理设计领域，尤其是布局布线领域中RLC电源线/地线网络噪声优化的技术范畴。其特点在于：它是一种利用计算机针对基于标准单元布图模式的专用集成电路(ASIC)的布图结构特点及其供电网络的结构特点，对供电网络的优化问题进行建模，并采用非线性规划方法对问题进行有效求解的过程。发明中，新颖之处是将去耦电容的面积作为优化的目标，使优化后得到的去耦电容面积尽可能小，为后面阶段的工作，例如插buffer，留下了充足的空白面积。求解过程中我们利用了以前工作中的优秀成果——等效电路的方法，使求解规模大大降低，很大提高了求解速度并且节省了大量的计算机内存。实验证明，本发明可以快速有效的对供电网络进行优化，并具有优化大规模集成电路供电网络的能力。
-
公开(公告)号：CN1150481C
公开(公告)日：2004-05-19
申请号：CN02100354.8
申请日：2002-01-15
Applicant: 清华大学
IPC: G06F17/50
Abstract: 基于关键网络技术优化时延的标准单元总体布线方法，含有优化布线拥挤的步骤，其特征在于：在生成总体布线图，不受容量、时延等任何约束的条件下构造长度最短的初始布线树，再优化布线拥挤等公知技术基础上，提出了关键引脚、关键边的概念，据此构造出由关键引脚的和关键边的集合，各条有向边的权值、虚拟的源点和汇点构成的关键网络，用最大流与最小割的关系，从最小割的一组边中，重构其所对应线网的布线树，从而缩短关键网络中从虚拟的源点到汇点的总时延。最后用给定的时延约束数据组与优化的时延相比，通过迭代得出一组满足优化目标的全部线网的布线树。它及时准确反映当前对总时延影响最大的子网络，避免时延优化的盲目性，提高优化效率。
-
公开(公告)号：CN116401665A
公开(公告)日：2023-07-07
申请号：CN202310382048.2
申请日：2023-04-11
Applicant: 清华大学
IPC: G06F21/56
Abstract: 本申请实施例公开了一种寄存器传输级的硬件木马的检测方法。所述方法包括：解析芯片内每个寄存器传输级RTL代码模块在所述芯片的完整运行周期内的数据流行为和控制流行为；对每个RTL代码模块，获取在控制流行为生效条件下数据流行为对应的每条数据通路的触发概率；从每个RTL代码模块对应的数据通路中，选择触发概率小于预设的阈值的数据通路，标记为硬件木马数据通路，完成RTL代码的硬件木马检测。
-
公开(公告)号：CN116010567A
公开(公告)日：2023-04-25
申请号：CN202211679210.9
申请日：2022-12-26
Applicant: 清华大学
IPC: G06F16/332 , G06F18/22 , G06F18/214
Abstract: 本发明提供一种关键词抽取方法及装置，其中方法包括：获取待抽取文本；对所述待抽取文本进行文本分割，获得字词序列；将所述文本序列输入至抽取模型中，获取所述抽取模型输出的关键词；其中，所述抽取模型是基于文本序列样本以及所述文本序列样本对应的标签序列样本训练得到的，所述标签序列样本是对所对应的文本序列样本进行序列标注获得的，所述标签序列样本用于在所述文本序列样本中确定关键词。本发明实施例提供的关键词抽取方法及装置，通过有监督训练提高了关键词抽取的准确性。
-
公开(公告)号：CN111914500B
公开(公告)日：2022-09-20
申请号：CN202010728091.6
申请日：2020-07-23
Applicant: 清华大学
IPC: G06F30/327 , G06F30/392
Abstract: 本申请实施例公开了一种快速单磁通量子RSFQ电路布局方法和装置，该方法包括：读入待布局RSFQ电路的门级网表及单元库信息，并依据门级网表及单元库信息解析RSFQ电路的逻辑单元列表和线网列表；识别RSFQ电路中逻辑单元及除时钟线网以外的数据线网的逻辑级别，并根据逻辑级别的识别结果在线网内插入DFF缓冲器，根据DFF缓冲器的插入结果识别最终逻辑级别；根据最终逻辑级别生成逻辑单元按列放置的初始布局模式；采用模拟退火算法对所述初始布局模式进行优化，以最小化布局总线长，并在所述模拟退火算法终止迭代时输出布局结果。通过该实施例方案，保证了RSFQ电路的时钟相位同步，并取得了紧凑的布局结果，大大提高了RSFQ电路设计效率。
-
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.022 seconds)
