-
公开(公告)号：CN108647533A
公开(公告)日：2018-10-12
申请号：CN201810151701.3
申请日：2018-02-14
Applicant: 清华大学
IPC: G06F21/71
Abstract: 本发明提供一种用于检测硬件木马的安全断言自动生成方法，包括：对待测芯片的寄存器传输级网表文件进行仿真，得到仿真运行结果和仿真运行文件；根据构建的安全性知识库对仿真运行结果进行分析，得到疑似硬件木马电路的信号；针对每个疑似硬件木马电路的信号执行以下步骤：根据仿真运行文件，推导与疑似硬件木马电路的信号对应的寄存器传输级不变式；根据构建的安全断言模板知识库、推导出的寄存器传输级不变式以及疑似硬件木马电路的信号，生成对应于疑似硬件木马电路的信号的安全断言。本发明利用寄存器传输级不变式实现安全断言的自动生成，减轻设计人员的工作量，省时且不易出错，有效提高了形式验证检测硬件木马的效率。
-
公开(公告)号：CN106817215A
公开(公告)日：2017-06-09
申请号：CN201611114328.1
申请日：2016-12-07
Applicant: 清华大学
Abstract: 本发明公开了一种针对旁路攻击的片上供电网络验证方法，包括：对芯片的寄存器传输级网表文件进行逻辑综合和物理设计，获得晶体管级网表文件；根据获得的晶体管级网表文件，建立包括供电网络和负载的电路模型；根据产生的明文‑密文数据对及对应的密钥，对芯片执行加密运算的逻辑过程进行模拟，获得负载的电流波形文件；根据电路模型和负载的电流波形文件，对芯片执行加密运算的物理过程进行仿真，获得芯片的功耗曲线；根据获得的功耗曲线，对芯片进行旁路攻击，获得攻击的猜测密钥；根据获得的猜测密钥，分析旁路攻击的结果，对供电网络的抗旁路攻击能力进行验证。本发明的方法成本较小、准确度高，并且缩短了设计验证的周期。
-
公开(公告)号：CN103150435B
公开(公告)日：2015-10-28
申请号：CN201310077342.9
申请日：2013-03-12
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种时钟节点结群方法，包括：确定步骤，确定版图中的时钟节点；划分步骤，将所述时钟节点划分为K个时钟节点簇，作为初始时钟节点结群；结群步骤，对所述初始时钟节点结群进行优化，得到最优时钟节点结群。本发明通过将版图中的时钟节点划分成若干个时钟节点簇，每个节点簇由一个缓冲器驱动，然后将所有缓冲器作为时钟网络综合的输入节点，进行时钟网络构造与优化，能够有效降低时钟网络的功耗，并且满足系统要求的转换速率，时钟偏差，时延等约束。
-
公开(公告)号：CN102663166B
公开(公告)日：2015-10-28
申请号：CN201210073172.2
申请日：2012-03-19
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种片上供电网络仿真方法及系统。该方法包括：步骤1，读入SPICE网表；步骤2，建立供电网络拓扑图；步骤3，建立矩阵方程Ax＝b，其中A为n×n的电导矩阵，x为供电网络待求解的结点电压向量，b为电流，n为细网格点数；步骤4，利用网格点双重聚合算法求解粗化算子，并利用粗化算子求解矩阵方程。本发明提出一种更稳定、高效、占用内存更少、且具有线性复杂度的供电网络静态仿真方案，该方案可在满足用户指定的求解精度情况下，以尽量少的运行时间、尽量少的内存消耗完成对指定SPICE网表格式的供电网络结点电压降分析。
-
公开(公告)号：CN103793483A
公开(公告)日：2014-05-14
申请号：CN201410021210.9
申请日：2014-01-16
Applicant: 清华大学
CPC classification number: Y02D10/45 , G06F17/5045
Abstract: 本发明公开了一种基于时钟节点结群的时钟树生成方法，包括以下步骤：步骤A，将版图中的时钟节点划分为若干个底层时钟节点簇，在所述底层时钟节点簇内部进行底层时钟树构造，在所述底层时钟树的根部插入第一缓冲器，用于驱动所述底层时钟节点簇；步骤B，将所有的第一缓冲器作为顶层时钟节点，构造顶层时钟树，在所述顶层时钟树的走线上插入若干个第二缓冲器，用于驱动所述顶层时钟节点；步骤C，以所述第一缓冲器为连接点，将底层时钟树和顶层时钟树合并成为整体时钟树。本发明可以降低时钟网络的功耗和时钟偏差。
-
Patent Agency Ranking
公开(公告)号：CN102646143B
公开(公告)日：2014-03-26
申请号：CN201210058929.0
申请日：2012-03-07
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种片上供电网络仿真中电导矩阵构造方法及系统。该电导矩阵构造方法包括步骤1，将属于电源网上的结点散列到电源网散列表HASHvdd中，将属于地网上的结点散列到地网散列表HASHgnd中；步骤2，得到解析后的SIPCE网表中的元件和结点的邻接关系；步骤3，根据所述邻接关系建立电路连接拓扑图；步骤4，根据所述电路连接拓扑图构造电导矩阵。本发明可以快速准确地读取SPICE格式的供电网络电路网表，将供电网络中的电学元件以及结点信息存储到方便快捷的数据结构中；然后，在供电网络特有的几何拓扑性质基础上，根据结点分析方法的原理，采用高效的电路构建器将供电网络建立成仿真矩阵以及右端电流向量。
-
公开(公告)号：CN102663166A
公开(公告)日：2012-09-12
申请号：CN201210073172.2
申请日：2012-03-19
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种片上供电网络仿真方法及系统。该方法包括：步骤1，读入SPICE网表；步骤2，建立供电网络拓扑图；步骤3，建立矩阵方程Ax＝b，其中A为n×n的电导矩阵，x为供电网络待求解的结点电压向量，b为电流，n为细网格点数；步骤4，利用网格点双重聚合算法求解粗化算子，并利用粗化算子求解矩阵方程。本发明提出一种更稳定、高效、占用内存更少、且具有线性复杂度的供电网络静态仿真方案，该方案可在在满足用户指定的求解精度情况下，以尽量少的运行时间、尽量少的内存消耗完成对指定SPICE网表格式的供电网络结点电压降分析。
-
公开(公告)号：CN101916317B
公开(公告)日：2012-05-23
申请号：CN201010259844.X
申请日：2010-08-23
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开一种基于无网格模型的集成电路模块到模块的布线方法，主要是为了找出集成电路布线的最短路径和提高布线效率而设计。本发明依据读入的障碍信息建立障碍列表，并将该障碍列表中的每一个多边形障碍都转化为矩形障碍，同时扩展矩形障碍边界，构造二维不均匀网格阵列；然后，将起始模块和终止模块分别转化为起始点集和终止点集；并采用A*算法进行路径搜索；最后，输出搜索结果。本发明能够找出集成电路布线的最短路径，且布线效率高。
-
公开(公告)号：CN101872377B
公开(公告)日：2011-11-09
申请号：CN201010206229.2
申请日：2010-06-12
Applicant: 清华大学
IPC: G06F17/50
Abstract: 使用去耦合电容抑制集成电路供电网络瞬态电压降噪声的方法属于超大规模集成电路物理设计领域，尤其是瞬态电源线地线网络噪声优化的技术范畴；其特点在于，创新之处在于：(1)提出了一种在布局阶段估计去耦合电容需求的快速方法；(2)提出表示芯片中去耦合电容需求的一个二维函数；(3)利用这个二维函数，对去耦合电容的需求建立一个“供需系统”，用来引导布局过程朝着有利于减小去耦合电容需求的方向进行；(4)通过将上面的模型和方法集成到一个力指向布局中，提出了一种添加去耦合电容的布局算法；实验证明，本发明的方法非常有效，能够获得在线长增长0.5％左右的代价下，使得去耦合电容总量减小35％左右的布局结果。
-
公开(公告)号：CN1206722C
公开(公告)日：2005-06-15
申请号：CN03104770.X
申请日：2003-02-28
Applicant: 清华大学
IPC: H01L21/768 , H01L21/82 , H01L21/66 , G06F17/50
Abstract: 基于等效电路的集成电路电源网络瞬态分析求解的方法属于VLSI物理设计中布局布线设计领域，其特征在于：它是一种利用计算机针对专用集成电路(ASIC)的电源线/地线网络大量含有链状拓扑结构的特点，把链路中间节点的RLC电路的参数R、L、C和电流源等效到这条链路两端节点上，再对于仅由所有链路两端节点构成的等效电路，列出线性方程组，利用现有的方法快速求解出此时刻等效电路的所有链路各端点的电压值，再据此求出所有链路中被合并节点此时刻的电压值的方法。它具有快速，节省内存的优点，可扩大能够处理的芯片的规模，而且精确度也满足要求。
-
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.023 seconds)
