-
公开(公告)号：CN102034815B
公开(公告)日：2013-07-24
申请号：CN200910110732.5
申请日：2009-09-29
Applicant: 比亚迪股份有限公司
Abstract: 本发明涉及功率半导体器件，提供一种IGBT及其制作方法。所述IGBT，其第一导电类型的漂移层中浮置有第二导电类型第一半导体区，所述第二导电类型第一半导体区与漂移层形成结型场效应管，所述第二导电类型第一半导体区与IGBT的发射极电连接。本发明利用结型场效应管(JFET)的沟道夹断效应来控制IGBT中的饱和电流，这种结构具有自夹断效果，使得IGBT的短路耐受量大大增加，能够很好的保护IGBT。
-
公开(公告)号：CN102723363A
公开(公告)日：2012-10-10
申请号：CN201110076188.4
申请日：2011-03-29
Applicant: 比亚迪股份有限公司
IPC: H01L29/78 , H01L29/47 , H01L21/336
Abstract: 本发明公开了一种VDMOS器件及其制作方法，VDMOS器件包括：第一导电类型衬底，在其背面设置有漏极；第一导电类型漂移区，设置在第一导电类型衬底上；第二导电类型阱区，其在第一导电类型漂移区的表面区域选择性的形成，与第一导电类型漂移区的导电类型相反；第一导电类型源区，设置在第二导电类型阱区内；栅极，位于第一导电类型漂移区上并部分覆盖第二导电类型阱区和第一导电类型源区；肖特基接触，设置在第一导电类型漂移区上并位于栅极区域中。形成的肖特基接触位于栅极区域内并在第一导电类型漂移区上，在不增加器件整体尺寸、不增大器件导通电阻的情况下，提高了VDMOS器件结构中包含的体二极管的恢复速度。
-
公开(公告)号：CN102479805A
公开(公告)日：2012-05-30
申请号：CN201010564950.9
申请日：2010-11-30
Applicant: 比亚迪股份有限公司
IPC: H01L29/12 , H01L21/336 , H01L21/20 , H01L21/306
Abstract: 一种超级结半导体元件，包括：第一导电类型衬底；设置于第一导电类型衬底上的至少一层第一导电类型的第一外延层，所述第一外延层中包括第二导电类型掺杂；设置于第一导电类型的第一外延层上的至少第一导电类型第二外延层；所述第二外延层包括第二导电类型掺杂；第二外延层上设置有器件特征层。以及其制造方法；也会在一定程度上减轻因为多次外延生长、离子注入和扩散而产生的晶格缺陷问题，避免了外延次数过多产生的高成本。同时，刻蚀和填充沟槽的工艺难度随着沟槽大大降低；也减轻了因沟槽深度过深造成应力及晶圆的翘曲的问题。
-
公开(公告)号：CN102034707A
公开(公告)日：2011-04-27
申请号：CN200910110735.9
申请日：2009-09-29
Applicant: 比亚迪股份有限公司
IPC: H01L21/331 , H01L21/266
Abstract: 本发明提供了一种IGBT的制作方法。本发明利用多晶硅层作为两次掩模得到具有改善闩锁效应的IGBT，第一次多晶硅层作掩模时，注入第一导电类型杂质离子，形成重掺杂的阱区；第二次多晶硅层作掩模时，与源区光罩同时作用，注入第二导电类型的杂质离子，形成源区；该作为第二次掩模的多晶硅层是在作为第一次掩模的多晶硅层经过湿法蚀刻得到的，这样使得源区下的阱区浓度保持高而均匀的分布，克服了沟道区的浓度过高而无法形成反型层和阈值过高的问题，同时省略传统工艺中的P+阱这层工艺掩模，有利的减小了元胞的尺寸，以及避开了工艺掩模的对准问题。
-
公开(公告)号：CN108695387A
公开(公告)日：2018-10-23
申请号：CN201710237348.6
申请日：2017-04-12
Applicant: 比亚迪股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明提出了MOSFET、MOSFET制备方法以及电子设备。该MOSFET包括：衬底；漂移区，所述漂移区形成在所述衬底上；多个阱区，所述多个阱区分别独立地形成在所述漂移区中；多个源区，所述源区形成在所述阱区中，且所述多个阱区中的每一个中，均设置有一个源区；离子掺杂区，所述离子掺杂区设置在所述漂移区中，所述离子掺杂区连接两个相邻且互相独立设置的所述阱区；以及栅介质层和栅极，所述栅介质层和所述栅极形成在所述漂移区上。该MOSFET具有以下优点的至少之一：可利用较为简单的工艺实现制备，生产周期短，生产成本低，产品良率高等。
-
Patent Agency Ranking
公开(公告)号：CN106601731A
公开(公告)日：2017-04-26
申请号：CN201510674225.X
申请日：2015-10-16
Applicant: 比亚迪股份有限公司
CPC classification number: H01L27/0251 , H01L21/02 , H01L29/78
Abstract: 本发明公开一种带有ESD保护结构的半导体结构及其制作方法，制作方法包括：提供半导体衬底；在半导体衬底上形成外延层；在外延层上形成氮氧化硅层以得到第一半导体结构；蚀刻第一半导体结构中预设第一区域的氮氧化硅层和部分外延层；对蚀刻后的第一区域进行局部热氧化生成场氧化层；去除第一半导体结构中预设第二区域的外延层表面的氮氧化硅层；在第二区域形成元胞结构；在场氧化层上形成ESD多晶层；在ESD多晶层中形成ESD多晶二极管结构，并在ESD多晶二极管结构的两侧分别形成ESD接触孔，在第二区域的元胞结构中形成至少一个元胞结构接触孔。通过减小或消除ESD结构区域接触孔和元胞结构接触孔之间的高度差，减少或消除盲孔的出现，提高器件的良品率。
-
公开(公告)号：CN105633153A
公开(公告)日：2016-06-01
申请号：CN201410623565.5
申请日：2014-11-06
Applicant: 比亚迪股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种超级结半导体器件及其形成方法。该超级结半导体器件包括：半导体衬底；位于半导体衬底之上的埋层，埋层包括交替排列的、沿第一方向延伸的多个P型条状埋区和多个N型条状埋区；位于埋层之上的超级结器件层，超级结器件层底部包括交替排列的、沿第二方向延伸的多个P型条状掺杂区和多个N型条状掺杂区，其中第一方向与第二方向相交。本发明的超级结半导体器件具有耐压性能好、结构简单、制造成本低等优点。
-
公开(公告)号：CN104733508A
公开(公告)日：2015-06-24
申请号：CN201310700074.1
申请日：2013-12-18
Applicant: 比亚迪股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明公开一种带静电保护结构的MOSFET及其制备方法，该MOSFET包括：衬底；第一导电类型的外延层；源区和栅结构；位于外延层之上的介质层，介质层中具有彼此相邻的源接触孔和栅接触孔；与源区相连的源极金属层，源极金属层的至少一部分形成在介质层之上，且该部分源极金属层通过源接触孔与外延层接触；与栅结构相连的栅极金属层，栅极金属层的至少一部分形成在介质层之上，且该部分栅极金属层通过栅接触孔与外延层接触；第一阱区，第一阱区位于源接触孔下方的外延层中，第一阱区为第二导电类型；第二阱区，第二阱区位于栅接触孔下方的外延层中，第二阱区为第二导电类型。本发明具有抗静电冲击能力强、节约芯片面积，结构简单，工艺简单等优点。
-
公开(公告)号：CN103094358A
公开(公告)日：2013-05-08
申请号：CN201110254023.1
申请日：2011-11-01
Applicant: 比亚迪股份有限公司
IPC: H01L29/872 , H01L21/329
Abstract: 本发明涉及半导体器件，特别涉及一种新型沟槽肖特基整流管，包括，第一半导体层，设于第一半导体层之下的第一金属电极，设于第一半导体层中相互隔开的第一沟槽和第二沟槽，位于沟槽中的隔离层，设于第一半导体层之上位于第一沟槽和第二沟槽之间势垒金属层，设于第一半导体层之上势垒金属层之外的氧化层，以及设于第一半导体层之上第二金属电极，所述的沟槽深度为2um至7um；本发明通过沟槽设置提高肖特基二极管的反向击穿电压。
-
公开(公告)号：CN102479817A
公开(公告)日：2012-05-30
申请号：CN201010565520.9
申请日：2010-11-30
Applicant: 比亚迪股份有限公司
Abstract: 垂直双扩散金属氧化物半导体场效应晶体管结构，包括：漏极、第一导电型半导体衬底及外延层；第一导电型半导体外延层内包括隔开的第二导电型半导体第一阱区、第二导电型半导体第二阱区；第二导电型半导体第一阱区内部设有第一导电型半导体第一源区，第二导电型半导体第二阱区内部设有第一导电型半导体第二源区；第一导电型半导体第一源区、第二导电型半导体第一阱区上部分覆盖有第一源极区域，第一导电型半导体第二源区、第二导电型半导体第二阱区部分覆盖有第二源极区域；第一、第二源极区域之间设有栅氧化层；栅氧化层上部设有栅极；栅氧化层与外延层之间间断设有场氧化层。该结构器件能提高器件开关速度，降低器件的通态电阻。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.033 seconds)
