半导体器件
    22.
    发明授权

    公开(公告)号:CN102479788B

    公开(公告)日:2014-09-10

    申请号:CN201110380839.9

    申请日:2011-11-25

    Abstract: 一种半导体器件,包括半导体衬底(101,210,301,401),其具有第一表面和第二表面。所述半导体衬底具有元件区(30,330,430),所述元件区(30,330,430)包括IGBT区(Xi)和邻近所述IGBT区设置的二极管区(Xf)。在所述IGBT区中形成IGBT元件(100)。在所述二极管区中形成二极管元件(20)。第一导电类型的重掺杂区(40,208,340,440)位于所述元件区周围的所述第一表面侧上。第一导电类型的吸收区(22,222,322,422,522)位于所述元件区周围的所述第二表面侧上。第二导电类型的第三半导体区(523)位于所述元件区周围的所述第二表面侧上。

    半导体器件
    23.
    发明公开

    公开(公告)号:CN102867846A

    公开(公告)日:2013-01-09

    申请号:CN201210230031.7

    申请日:2012-07-04

    Abstract: 本发明公开了一种半导体器件,该半导体器件具有第一导电类型半导体衬底(10)、第二导电类型沟道区(13)和第二导电类型减薄区(18)。邻近于半导体衬底(10)的衬底表面(10a)形成沟道区(13)和减薄区(18)。此外,空穴阻挡层(19)形成在每个减薄区(18)中,以将减薄区(18)划分为邻近于衬底表面(10a)的第一部分(18a)和邻近于减薄区(18)的底部的第二部分(18b)。空穴阻挡层(19)的面密度小于或等于4.0×1012cm-2,以使得耗尽层能够穿通空穴阻挡层(19),由此限制击穿特性降低。

    半导体器件
    25.
    发明公开

    公开(公告)号:CN101794778A

    公开(公告)日:2010-08-04

    申请号:CN201010104031.3

    申请日:2010-01-27

    Abstract: 一种半导体器件包括具有第一表面(10a)和第二表面(10b)的半导体衬底(10)。主区域(11)和感测区域(13)形成于所述半导体衬底(10)的所述第一表面侧上。RC-IGBT形成于所述主区域(11)中,且用于传输与流经所述RC-IGBT的电流成比例的电流的感测元件(32)形成于所述感测区域(13)中。所述感测元件(32)的集电极区(24)和阴极区(25,27)形成于所述半导体衬底(10)的所述第二表面侧上。所述集电极区(24)在所述半导体衬底(10)的厚度方向上位于所述感测区域(13)的正下方。所述阴极区(25,27)在所述厚度方向上不是位于所述感测区域(13)的正下方。

    具有二极管和IGBT的半导体器件

    公开(公告)号:CN101393914A

    公开(公告)日:2009-03-25

    申请号:CN200810149208.4

    申请日:2008-09-17

    CPC classification number: H01L27/0676 H01L29/0623 H01L29/7395 H01L29/872

    Abstract: 一种半导体器件,包括:半导体衬底(10、11),其包括第一导电类型层(11);多个IGBT区(1),每个IGBT区(1)提供一个IGBT元件;以及多个二极管区(2),每个二极管区(2)提供一个二极管元件。所述多个IGBT区和所述多个二极管区交替布置在所述衬底中。每个二极管区都包括具有第二导电类型的肖特基接触区(24)。所述肖特基接触区用于回收来自所述第一导电类型层的少数载流子。所述肖特基接触区设置在所述第一导体类型层的第一表面部分中,并且邻近所述IGBT区。

    半导体装置的制造方法
    27.
    发明授权

    公开(公告)号:CN113316837B

    公开(公告)日:2023-12-05

    申请号:CN202080009808.X

    申请日:2020-01-16

    Inventor: 河野宪司

    Abstract: 本发明进行以下工序:准备具有漂移层(13)的基板;通过进行外延生长,在漂移层(13)上构成沟道层(14)而形成半导体基板(10);以半导体基板(10)的厚度方向为深度方向,通过进行离子注入,在沟道层(14)中形成从半导体基板(10)的一面(10a)沿深度方向延伸的栅极层(15),并且在沟道层(14)中的与栅极层(15)分离的位置,形成从半导体基板(10)的一面(10a)沿深度方向延伸的体层(16);通过进行离子注入,在沟道层部分,形成以与栅极层(15)分离的状态与栅极层(15)对置、并被维持为与栅极层(15)不同的电位的屏蔽层(18)。(14)中的位于栅极层(15)与漂移层(13)之间的(56)对比文件JP 2005005385 A,2005.01.06CN 107431091 A,2017.12.01JP 2013093482 A,2013.05.16JP 2003309262 A,2003.10.31JP 2008282878 A,2008.11.20JP 2005203395 A,2005.07.28US 2017018637 A1,2017.01.19CN 102859696 A,2013.01.02Dipti Guptaa,b,*, YongtaekHongb.Understanding the effect ofsemiconductor thickness on devicecharacteristics in organic thin filmtransistors by way of two-dimensionalsimulations.Organic Electronics.2011,全文.杨同同;陶永洪;杨晓磊;黄润华;柏松.12kV4H-SiC N沟道IGBT的设计与实现.固体电子学研究与进展.2018,(05),全文.刘涛;陈刚;黄润华;柏松;陶永洪;汪玲;刘奥;李赟;赵志飞.3000V 10A 4H-SiC结型场效应晶体管的设计与制造.固体电子学研究与进展.2016,(03),全文.李俊楠;战可涛.槽栅结构SiC材料IGBT的仿真及优化分析.北京化工大学学报(自然科学版).2011,(06),全文.

    半导体装置
    28.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN115485856A

    公开(公告)日:2022-12-16

    申请号:CN202180029678.0

    申请日:2021-04-20

    Inventor: 河野宪司

    Abstract: 具备:第1导电型的漂移层(212);第2导电型的沟道层(213),配置在漂移层(212)上;沟槽栅构造,具有配置在以将沟道层(213)贯通而达到漂移层(212)的方式形成的沟槽(214)的壁面上的栅极绝缘膜(215)和配置在栅极绝缘膜(215)上的栅极电极(23);第1导电型的源极层(216),在沟道层(213)的表层部中以与沟槽(214)相接的方式形成,杂质浓度比漂移层(212)高;以及第1导电型的漏极层(211),隔着漂移层(212)而配置在与沟道层(213)相反的一侧。并且,沟槽(214)中的达到漂移层(212)的部分的整个区域被第2导电型的阱层(223)覆盖。阱层(223)与沟道层(213)相连。

    半导体装置
    29.
    发明授权

    公开(公告)号:CN107924942B

    公开(公告)日:2021-04-20

    申请号:CN201680049102.X

    申请日:2016-08-08

    Inventor: 河野宪司

    Abstract: 一种半导体装置,具备半导体基板(10),该半导体基板(10)具有:第1导电型的漂移层(11)、形成于漂移层的表层部的第2导电型的基极层(12)、以及形成于漂移层中的与基极层侧相反的一侧的第2导电型的集电极层(21)以及第1导电型的阴极层(22)。将半导体基板中的作为IGBT元件动作的区域设为IGBT区域(1a),并且将作为二极管元件动作的区域设为二极管区域(1b),交替地重复形成有IGBT区域和二极管区域。IGBT区域和二极管区域由集电极层与阴极层的边界划分。将集电极层设为第1集电极层,半导体装置在半导体基板中的形成有第1集电极层以及阴极层的一侧的面上设置有第2导电型杂质浓度高于第1集电极层的第2集电极层。

Patent Agency Ranking