-
公开(公告)号：CN1202982A
公开(公告)日：1998-12-23
申请号：CN96198458.9
申请日：1996-11-14
Applicant: 株式会社日立制作所
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L27/10852 , H01L27/108 , H01L27/10814 , H01L27/10817 , H01L27/10882 , H01L27/10885 , H01L27/10894 , H01L27/10897 , H01L27/11502 , H01L27/11507 , H01L28/90
Abstract: 在穿透半导体衬底(1)上层叠的介质膜(6、8、10和12)而制作的沟槽中,制作了由存储电极(19)、电容器介质膜(20)和平板电极(21)组成的电容器,而埋置的布线层(9和11)制作在电容器下方。由于电容器不是制作在半导体衬底之中而是在其上方,故有空间使电容器得以制作,且利用全局字线和选择线的布线层(9和11)减轻了制作布线的困难。由于与外围电路区中的布线(34)的下表面相接触的介质膜(32)的上表面延伸到了存储单元区中且与电容器(33)的侧面相接触,故显著地减小了外围电路区与存储单元区之间的台阶高度。
-
公开(公告)号：CN101276641B
公开(公告)日：2012-05-23
申请号：CN200810005561.5
申请日：2008-02-15
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C11/4076
CPC classification number: G11C7/04 , G11C7/1066 , G11C7/1072 , G11C7/22 , G11C7/222 , G11C11/4076 , G11C2207/2272
Abstract: 本发明提供一种半导体存储器件，该半导体器件为了稳定地实现以所指定的延迟、外部时钟频率进行的动作，而与制造偏差、动作电压偏差、温度变化相对应地产生适当的内部定时信号。该半导体存储器件具有第一延迟电路块和第二延迟电路块，其中，上述第一延迟块用于产生要在由外部输入指令周期确定的列周期时间进行动作的电路块的定时信号，上述第二延迟电路块用于将整体的延迟量调节为由外部时钟和延迟确定的访问时间与列周期时间的差。这些延迟电路块按照列延迟、动作频率而将各延迟电路的延迟量调节为适当的值，并且与处理、动作电压的偏差、动作温度的变化对应地调节延迟量。
-
公开(公告)号：CN1677564B
公开(公告)日：2012-02-08
申请号：CN200510053069.1
申请日：2005-03-07
Applicant: 株式会社日立制作所
IPC: G11C11/409 , H01L27/108
CPC classification number: G11C11/4091 , G11C7/065 , G11C2207/065 , H01L27/10897
Abstract: 本发明提供一种半导体存储器件。在进行细微化时，读出放大器的偏置增加、读出时产生误动作，芯片的成品率降低。具有由多个下拉电路和一个上拉电路构成的读出放大电路。此外，在多个下拉电路中的一个下拉电路中，构成下拉电路的晶体管与构成另一个下拉电路的晶体管相比，沟道长度和沟道宽度这样的常数更大。另外，多个下拉电路中，晶体管常数大的下拉电路先被激活，之后再激活另一个下拉电路和上拉电路，从而进行读出。
-
公开(公告)号：CN101425299B
公开(公告)日：2011-09-28
申请号：CN200810170700.X
申请日：2008-10-30
Applicant: 株式会社日立制作所
CPC classification number: G11B7/0025 , G11B7/24006
Abstract: 本发明提供一种信息存储装置和记录介质，一边使存储区MA在z轴的周围一点一点旋转，一边从与z轴正交的方向对存储区MA照射平行光线，拍摄存储区的投影像。这时，照射的光线具有至少覆盖存储区的xy平面方向的尺寸。根据上述投影像，根据计算机X射线断层摄影术的原理，在运算单元PU通过计算，求出三维分布的小区域的数据和地址。数据的写入将用放在存储区的外部的透镜OL聚光的激光照射所希望的小区域，在相应的小区域内部发生热引起的变性，从而对光的透射率或发光特性施加变化。在将存储信息的小区域配置为x、y、z方向的三维状的信息存储装置中，防止伴随着z方向的存储区的扩大的读出信号的SN比的下降，并且提供一种写入部件。
-
公开(公告)号：CN101072125B
公开(公告)日：2010-09-22
申请号：CN200710091597.5
申请日：2007-03-29
Applicant: 株式会社日立制作所
CPC classification number: G06F11/2038 , G06F11/2048 , H04L43/0817 , H04L69/40
Abstract: 在由两台计算机节点构成的不具有共享存储装置的集群中，存在如下课题：通过网络来监视相互的正常状态和停止状态，但仅通过这些有时会错误地判断对方节点已停止。当根据错误的判断执行了系切换时，在系切换后，对方节点恢复正常状态，两台计算机都作为执行系进行动作。构成集群的两台节点和与集群进行通信的其他计算机通过可以使各计算机所连接的端口无效的开关进行连接。控制这些开关的网络控制程序与节点的系切换同步地对节点所连接的端口是否可以使用进行变更。
-
Patent Agency Ranking
公开(公告)号：CN1992079A
公开(公告)日：2007-07-04
申请号：CN200610126577.2
申请日：2006-08-28
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C11/409 , G11C11/4091
CPC classification number: G11C7/1027 , G11C7/1012 , G11C7/1048 , G11C7/1051 , G11C7/1066 , G11C7/1069 , G11C7/1072 , G11C7/1078 , G11C7/1096 , G11C7/12 , G11C7/22 , G11C11/4076 , G11C11/4091 , G11C11/4093 , G11C11/4094 , G11C11/4096 , G11C29/028 , G11C2207/002
Abstract: 本发明提供一种半导体器件，在包含DRAM等半导体存储器的半导体器件中，实现动作余量的增大和消耗功率的降低。例如，具有由副放大器(SAMP)对从读出放大器阵列(SAA)读出到本地输入输出线(LIO)上的信号进行放大并传送到主输入输出线(MIO)的列系统电路。在各副放大器(SAMP)中，设有例如可以按照读起动信号(RD1、2)设定2种电流的电流控制电路(IC)。读起动信号(RD1、2)，通过时序控制电路的控制，在与突发读出动作的周期数对应的时刻生成。在存储体激活后紧接着的突发读出动作周期中，由(RD1)将电流控制电路(IC)的电流设定得较大，在后续的读出周期中，由(RD2)将电流控制电路(IC)的电流设定得较小。
-
公开(公告)号：CN1909114A
公开(公告)日：2007-02-07
申请号：CN200610108315.3
申请日：2006-08-01
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
CPC classification number: G06F11/1044 , G11C2029/0409
Abstract: 本发明提供一种半导体存储器件，该半导体存储器件抑制面积损失，并且小型化时的动作余量大。例如，对于DRAM等的存储阵列(ARY)，采用由64位数据位和9位校验位构成的纠错码方式，使伴随该纠错码方式的纠错码电路(ECC)与读出放大器串(SAA)相邻地配置。在芯片内，除了设置有由这种存储阵列ARY构成的额定存储阵列之外，还设置有与存储阵列(ARY)同样地具有(SAA)及与该(SAA)相邻的(ECC)的冗余存储阵列，解救制造时产生的缺陷。并且，在(ECC)中，在有激活指令时进行纠错，在有预充电指令时进行校验位的存储。
-
公开(公告)号：CN1171304C
公开(公告)日：2004-10-13
申请号：CN96198458.9
申请日：1996-11-14
Applicant: 株式会社日立制作所
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L27/10852 , H01L27/108 , H01L27/10814 , H01L27/10817 , H01L27/10882 , H01L27/10885 , H01L27/10894 , H01L27/10897 , H01L27/11502 , H01L27/11507 , H01L28/90
Abstract: 在穿透半导体衬底(1)上层叠的介电膜(6、8、10和12)而制作的沟槽中，制作了由存储电极(19)、电容器介电膜(20)和平板电极(21)组成的电容器，而埋置的布线层(9和11)制作在电容器下方。由于电容器不是制作在半导体衬底之中而是在其上方，故有空间使电容器得以制作，且利用全局字线和选择线的布线层(9和11)减轻了制作布线的困难。由于与外围电路区中的布线(34)的下表面相接触的介电膜(32)的上表面延伸到了存储单元区中且与电容器(33)的侧面相接触，故显著地减小了外围电路区与存储单元区之间的台阶高度。
-
公开(公告)号：CN1512331A
公开(公告)日：2004-07-14
申请号：CN200410003381.5
申请日：1998-07-02
Applicant: 株式会社日立制作所
IPC: G06F9/445
CPC classification number: G06F9/4812 , G06F9/4406 , G06F11/1417
Abstract: 在计算机中使由多个装入模块构成的操作系统重启动的方法，首先，将此操作系统重启动过程中被操作的一个装入模块保存到存储器中。使这一个装入模块处理的插入为可接收状态。然后将这一个装入模块以外的装入模块装入上述计算机的存储器中。由此，在操作系统的重启动过程中，使这个装入模块的插入处理成为可能。
-
公开(公告)号：CN1341262A
公开(公告)日：2002-03-20
申请号：CN00804146.6
申请日：2000-02-09
Applicant: 株式会社日立制作所
IPC: G11C11/4091
CPC classification number: G11C7/06 , G11C7/065 , G11C11/406 , G11C11/4074 , G11C11/4091 , G11C2207/065
Abstract: 即便存储器阵列的电压低,读出放大器也能够高速地从存储单元读出弱信号而电力消耗很小。将用于过激励的驱动开关分散地配置在读出放大器区域内,并将用于恢复的驱动开关集中地配置在读出放大器阵列的一端。通过网状电源线供给过激励电位。每个过激励开关最初从具有比数据线的振幅电压高的电压的数据线对读出数据,实现高速读出。通过分散地配置驱动开关,能够分散读出电流并减小一端与另一端之间的读出电压差。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.057 seconds)
