公开(公告)号：CN1202982A

公开(公告)日：1998-12-23

申请号：CN96198458.9

申请日：1996-11-14

Applicant: 株式会社日立制作所

Inventor： 木村绅一郎 ,  山中俊明 ,  伊藤清男 ,  阪田健 ,  关口知纪 ,  松冈秀行

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/10852 ,  H01L27/108 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10882 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/90

Abstract: 在穿透半导体衬底(1)上层叠的介质膜(6、8、10和12)而制作的沟槽中,制作了由存储电极(19)、电容器介质膜(20)和平板电极(21)组成的电容器,而埋置的布线层(9和11)制作在电容器下方。由于电容器不是制作在半导体衬底之中而是在其上方,故有空间使电容器得以制作,且利用全局字线和选择线的布线层(9和11)减轻了制作布线的困难。由于与外围电路区中的布线(34)的下表面相接触的介质膜(32)的上表面延伸到了存储单元区中且与电容器(33)的侧面相接触,故显著地减小了外围电路区与存储单元区之间的台阶高度。

公开(公告)号：CN1171304C

公开(公告)日：2004-10-13

申请号：CN96198458.9

申请日：1996-11-14

Applicant: 株式会社日立制作所

Inventor： 木村绅一郎 ,  山中俊明 ,  伊藤清男 ,  阪田健 ,  关口知纪 ,  松冈秀行

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/10852 ,  H01L27/108 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10882 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/90

Abstract: 在穿透半导体衬底(1)上层叠的介电膜(6、8、10和12)而制作的沟槽中，制作了由存储电极(19)、电容器介电膜(20)和平板电极(21)组成的电容器，而埋置的布线层(9和11)制作在电容器下方。由于电容器不是制作在半导体衬底之中而是在其上方，故有空间使电容器得以制作，且利用全局字线和选择线的布线层(9和11)减轻了制作布线的困难。由于与外围电路区中的布线(34)的下表面相接触的介电膜(32)的上表面延伸到了存储单元区中且与电容器(33)的侧面相接触，故显著地减小了外围电路区与存储单元区之间的台阶高度。