-
公开(公告)号：CN115810599A
公开(公告)日：2023-03-17
申请号：CN202210077719.X
申请日：2022-01-24
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L23/488 , H01L23/498 , H01L25/18
Abstract: 实施方式提供能够减小寄生电感的半导体装置。在实施方式中，第1型的第1芯片具有：包含第1导电型的氮化物半导体层的第1半导体层、在第1面设置的第1电极焊盘、在第1面设置的第2电极焊盘、在第1面设置的第1栅极焊盘、在第1面设置的第3电极焊盘。与第1型不同的第2型的第2芯片具有：包含第2导电型的沟道的第2半导体层、在第3面的相反侧的第4面设置的第4电极焊盘、在与第1芯片的第1面对置的第3面设置且与第1芯片的第2电极焊盘接合的第5电极焊盘和在第3面设置且与第1芯片的第3电极焊盘接合的第2栅极焊盘。
-
公开(公告)号：CN114172123A
公开(公告)日：2022-03-11
申请号：CN202110029580.7
申请日：2021-01-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 一种能应用于多种使用方案的半导体装置。半导体装置具备：半导体封装，半导体封装具有具备第一电极、第二电极和第一控制电极的n型沟道常断晶体管、具有电连接于第二电极的第三电极、第四电极和第二控制电极的常通晶体管、具有电连接于第二控制电极的第一阳极和电连接于第三电极的第一阴极的第一二极管及具有电连接于第一电极的第二阳极和电连接于第二电极的第二阴极的齐纳二极管；第一端子，设于半导体封装，电连接于第一电极；多个第二端子，电连接于第一电极，排列于第一方向上；第三端子，电连接于第四电极；多个第四端子，电连接于第一控制电极，排列于第一方向上；以及多个第五端子，电连接于第二控制电极，排列于第一方向上。
-
公开(公告)号：CN112532220A
公开(公告)日：2021-03-19
申请号：CN202010057939.7
申请日：2020-01-19
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H03K17/567 , H01L29/78
Abstract: 实施方式提供具有简易构造的半导体装置。实施方式的半导体装置具备：常关断晶体管，具有第1电极、第2电极、以及第1控制电极；常开启晶体管，具有电连接于第2电极的第3电极、第4电极、以及第2控制电极；第1元件，具有电连接于第1控制电极的第1端部和电连接于第1电极的第2端部，包含第1电容成分；以及第2元件，具有电连接于第1控制电极以及第1端部的第3端部和第4端部，包含第2电容成分，在将常关断晶体管的阈值电压设为Vth，将常关断晶体管的最大栅极额定电压设为Vg＿max，将第4端部的电压设为Vg＿on，将第1电容成分设为Ca、第2电容成分设为Cb时，Vth＜(Cb/(Ca+Cb))Vg＿on＜Vg＿max。
-
公开(公告)号：CN111697063A
公开(公告)日：2020-09-22
申请号：CN201910609701.8
申请日：2019-07-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/40 , H01L29/778
Abstract: 实施方式提供一种开关特性优异的半导体装置。实施方式的半导体装置(100)具备第一氮化物半导体层(3)即沟道层，位于第一氮化物半导体层(3)之上且带隙比第一氮化物半导体层(3)大的第二氮化物半导体层(4)即阻挡层；位于第二氮化物半导体层(4)之上且与第一氮化物半导体层(3)电连接的第一电极(5)即源极电极；位于第一氮化物半导体层(3)之上且与第一氮化物半导体层(3)电连接的第二电极(7)即漏极电极；位于第一电极(5)与第二电极(7)之间的栅极电极(6)；位于第二氮化物半导体层上且高度与栅极电极(6)相同的第一场板电极(8)；以及位于第一场板电极(8)与第二电极(7)之间的第二场板电极(9)。
-
公开(公告)号：CN104425570A
公开(公告)日：2015-03-18
申请号：CN201410051942.2
申请日：2014-02-14
Applicant: 株式会社东芝
IPC: H01L29/41 , H01L21/336
CPC classification number: H01L29/7787 , H01L29/2003 , H01L29/205 , H01L29/4236 , H01L29/66462 , H01L29/66674 , H01L29/66712 , H01L29/66734 , H01L29/7788 , H01L29/7813 , H01L29/7827
Abstract: 本发明为半导体装置及其制造方法。半导体装置具备：n型第一GaN系半导体层；p型第二GaN系半导体层，位于第一GaN系半导体层上，具有第一GaN系半导体层侧的低杂质浓度区域和第一GaN系半导体层相反侧的高杂质浓度区域；n型第三GaN系半导体层，位于第二GaN系半导体层的与第一GaN系半导体层相反的一侧；栅电极，一端位于第三GaN系半导体层或第三GaN系半导体层上方，另一端位于第一GaN系半导体层，经由栅极绝缘膜与第三GaN系半导体层、低杂质浓度区域及第一GaN系半导体层相邻；第三GaN系半导体层上的第一电极；高杂质浓度区域上的第二电极；第一GaN系半导体层的与第二GaN系半导体层相反侧的第三电极。
-
Patent Agency Ranking
公开(公告)号：CN104064598A
公开(公告)日：2014-09-24
申请号：CN201310737010.9
申请日：2013-12-26
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66462 , H01L23/291 , H01L29/2003 , H01L29/42376 , H01L29/518 , H01L29/66431 , H01L29/7786 , H01L29/7787 , H01L29/78 , H01L2924/0002 , H01L2924/00
Abstract: 实施方式的半导体装置，具备：氮化物半导体层；在氮化物半导体层上形成的栅电极；在氮化物半导体层上形成的源电极；在氮化物半导体层上相对于栅电极而与源电极相反的一侧形成的漏电极；在漏电极与栅电极之间的氮化物半导体层上形成的第一氮化硅膜；以及形成在氮化物半导体层与栅电极之间、硅对氮的原子比低于上述第一氮化硅膜的第二氮化硅膜。
-
公开(公告)号：CN114172123B
公开(公告)日：2024-03-22
申请号：CN202110029580.7
申请日：2021-01-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 一种能应用于多种使用方案的半导体装置。半导体装置具备：半导体封装，半导体封装具有具备第一电极、第二电极和第一控制电极的n型沟道常断晶体管、具有电连接于第二电极的第三电极、第四电极和第二控制电极的常通晶体管、具有电连接于第二控制电极的第一阳极和电连接于第三电极的第一阴极的第一二极管及具有电连接于第一电极的第二阳极和电连接于第二电极的第二阴极的齐纳二极管；第一端子，设于半导体封装，电连接于第一电极；多个第二端子，电连接于第一电极，排列于第一方向上；第三端子，电连接于第四电极；多个第四端子，电连接于第一控制电极，排列于第一方向上；以及多个第五端子，电连接于第二控制电极，排列于第一方向上。
-
公开(公告)号：CN117728655A
公开(公告)日：2024-03-19
申请号：CN202211642084.X
申请日：2022-12-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H02M1/088 , H02M1/32 , H01L25/16 , H01L23/488 , H01L23/498
Abstract: 实施方式涉及半导体装置。实施方式的半导体装置具备第一晶体管、包含第二晶体管的第一驱动电路、及包含第三晶体管的第二驱动电路。第二晶体管以及第三晶体管以串联的方式连接，其连接节点连接于第一晶体管的栅极电极。所述第一晶体管、所述第二晶体管以及所述第三晶体管是形成于包含GaN的第一基板的常关型的MOS型的HEMT。所述第一驱动电路对所述第一晶体管的寄生电容进行充电。所述第二驱动电路对所述第一晶体管的寄生电容进行放电。
-
公开(公告)号：CN117690949A
公开(公告)日：2024-03-12
申请号：CN202211657322.4
申请日：2022-12-22
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/06 , H01L29/20 , H01L29/205 , H01L29/78
Abstract: 实施方式涉及氮化物半导体装置。实施方式的氮化物半导体装置具备：具有异质结的第一半导体层；设于所述第一半导体层上且具有另一异质结的第二半导体层；设于所述第二半导体层上的漏极电极；设于所述第一半导体层上的源极电极；栅极电极，设于所述第一半导体层上，配置于所述漏极电极与所述源极电极之间；以及第一绝缘膜，在所述栅极电极与所述漏极电极之间覆盖所述第一半导体层以及所述第二半导体层而设置。所述第二半导体层与所述栅极电极分离地配置。从所述第二半导体层的端部到所述栅极电极的端部的第一距离比从所述漏极电极的端部到所述栅极电极的端部的第二距离短。
-
公开(公告)号：CN111697063B
公开(公告)日：2023-12-12
申请号：CN201910609701.8
申请日：2019-07-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/40 , H01L29/778
Abstract: 实施方式提供一种开关特性优异的半导体装置。实施方式的半导体装置(100)具备第一氮化物半导体层(3)即沟道层，位于第一氮化物半导体层(3)之上且带隙比第一氮化物半导体层第二氮化物半导体层(4)之上且与第一氮化物半导体层(3)电连接的第一电极(5)即源极电极；位于第一氮化物半导体层(3)之上且与第一氮化物半导体层(3)电连接的第二电极(7)即漏极电极；位于第一电极(5)与第二电极(7)之间的栅极电极(6)；位于第二氮化物半导体层上且高度与栅极电极(6)相同的第一场板电极(8)；以及位于第一场板电极(8)与第二电极(7)之间的第二场板电极(9)。(3)大的第二氮化物半导体层(4)即阻挡层；位于
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.032 seconds)
