公开(公告)号：CN104425615A

公开(公告)日：2015-03-18

申请号：CN201410424550.6

申请日：2014-08-26

Applicant: 株式会社东芝

Inventor： 太田千春 ,  清水达雄 ,  西尾让司 ,  四户孝

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/0634 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/167 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7816 ,  H01L29/8613 ,  H01L29/872 ,  H01L29/78 ,  H01L29/06 ,  H01L29/0611 ,  H01L29/7393 ,  H01L29/861 ,  H01L29/868

Abstract: 根据一个实施例，半导体器件包括第一半导体区域、第二半导体区域、第三半导体区域和第一电极。第一半导体区域具有第一导电类型。第二半导体区域设置在第一半导体区域上，并且具有第二导电类型。第三半导体区域设置在第二半导体区域上，并且具有第二导电类型。第三半导体区域包含第一导电类型的第一杂质以及第二导电类型的第二杂质，并且满足1＜D2/D1＜3，其中D1是第一杂质的第一浓度，而D2是第二杂质的第二浓度。第一电极设置在第一、第二和第三半导体区域上。第一电极与第二和第三半导体区域接触。

公开(公告)号：CN104347718A

公开(公告)日：2015-02-11

申请号：CN201410374038.5

申请日：2014-07-31

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  清水达雄 ,  饭岛良介 ,  太田千春 ,  四户孝

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/16

CPC classification number: H01L29/36 ,  H01L21/046 ,  H01L29/1029 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/167 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802

Abstract: 本发明的半导体装置具备：n型第一SiC外延层；p型第二SiC外延层，其设置在第一SiC外延层上，并含有p型杂质和n型杂质，在将p型杂质设定为元素A、将n型杂质设定为元素D的情况下，元素A和元素D的组合为Al(铝)、Ga(镓)或者In(铟)与N(氮)的组合、B(硼)与P(磷)的组合中的至少一个组合，构成组合的元素D的浓度相对于元素A的浓度之比大于0.33且小于1.0；表面区域，其设置在第二SiC外延层的表面，且相对于第二SiC外延层，元素A的浓度低、上述比大；n型第一SiC区域以及第二SiC区域；栅绝缘膜；栅电极；第一电极；以及与第一电极相反的一侧的第二电极。

公开(公告)号：CN103579300A

公开(公告)日：2014-02-12

申请号：CN201310081129.5

申请日：2013-03-14

Applicant: 株式会社东芝

Inventor： 太田千春 ,  西尾让司 ,  高尾和人 ,  四户孝

IPC: H01L29/06 ,  H01L21/265

CPC classification number: H01L29/0615 ,  H01L21/0257 ,  H01L29/0638 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/167 ,  H01L29/6606 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/8613 ,  H01L29/872 ,  H01L29/868

Abstract: 根据一个实施例，一种半导体设备，包括：第一导电类型的第一半导体区域；设置在所述第一半导体区域上的第二半导体区域，所述第二半导体区域的杂质浓度比所述第一半导体区域的杂质浓度低；设置在所述第二半导体区域上的第二导电类型的第三半导体区域；以及设置在所述第三半导体区域上或所述第三半导体区域的部分中的第四半导体区域。所述第四半导体区域的晶格应变比所述第三半导体区域的晶格应变大。

公开(公告)号：CN101221989A

公开(公告)日：2008-07-16

申请号：CN200710153275.9

申请日：2007-09-29

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  铃木拓马 ,  太田千春 ,  四户孝

IPC: H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1608

Abstract: 一种半导体器件包括：第一导电类型的SiC衬底；形成在该衬底上的第一导电类型的SiC半导体层，该半导体层的杂质浓度低于衬底的杂质浓度；第一电极，形成在半导体层上且与半导体层形成肖特基结，该肖特基结的势垒高度为1eV或更小；多个第二导电类型的结势垒，形成为接触第一电极，并且每一个所述结势垒距半导体层的上表面的深度为d1，其宽度为w，以及相邻的结势垒之间的间距为s；第二导电类型的边缘终端区，形成在结势垒的外侧以接触第一电极，并且其距半导体层的上表面的深度为d2；以及第二电极，形成在衬底的第二表面上，其中满足下列关系：d1/d2≥1，s/d1≤0.6，以及s/(w+s)≤0.33。