-
公开(公告)号：CN111697074B
公开(公告)日：2023-08-22
申请号：CN201910728972.5
申请日：2019-08-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及半导体装置及其制造方法。半导体装置具有第一电极、第一导电形的第一半导体区域、第二导电形的多个第二半导体区域、第一导电形的多个第三半导体区域、第一导电部、栅极电极、第二绝缘部和第二电极。第一导电部隔着第一绝缘部而设置在第一半导体区域中。栅极电极具有第一电极部分及第二电极部分。第二绝缘部在第一方向上设置在第一电极部分和第二电极部分之间。第二绝缘部包含第一绝缘部分和第二绝缘部分。第一绝缘部分越向第二方向则第一方向上的长度越短。第二绝缘部分位于第一绝缘部分之上，包含朝向第二方向而第一方向上的长度变长或一定的部分。第一绝缘部分的第二方向上的长度与第二绝缘部分的第二方向上的长度相比更长。
-
公开(公告)号：CN115132844A
公开(公告)日：2022-09-30
申请号：CN202111001629.4
申请日：2021-08-30
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具备：硅层，位于硅基板与上部电极之间，具有单元区域、侧面和位于单元区域与侧面之间的末端区域；以及多晶硅部，被埋入到硅层的末端区域，与硅层接触，结晶颗粒密度比硅层高，包含重金属。硅层具有设在单元区域及末端区域中、且第1导电型杂质浓度比硅基板低、包含与多晶硅部所包含的重金属相同种类的重金属的第1导电型的漂移层。末端区域不包含与上部电极接触的基底层、与上部电极接触的源极层及栅极电极。
-
公开(公告)号：CN115020493A
公开(公告)日：2022-09-06
申请号：CN202110922399.9
申请日：2021-08-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/40 , H01L29/423 , H01L21/336
Abstract: 实施方式涉及半导体装置及其制造方法。实施方式的半导体装置具备半导体部、第一～第三电极以及控制电极。所述第一电极设于所述半导体部的背面上，所述第二电极设于所述半导体部的表面侧。所述第三电极以及所述控制电极设于所述半导体部的沟槽的内部。所述控制电极包含第一控制部和第二控制部。所述半导体装置还具备第一～第三绝缘膜。所述第一绝缘膜设于所述控制电极与所述半导体部之间。所述第二绝缘膜覆盖所述第一控制部及所述第二控制部，所述第三绝缘膜设于所述第二电极与所述第二绝缘膜之间。所述第三绝缘膜包含在所述第一控制部与所述第二控制部之间延伸的部分，所述第三电极位于所述第一电极与所述第三绝缘膜的所述延伸的部分之间。
-
公开(公告)号：CN113410283A
公开(公告)日：2021-09-17
申请号：CN202010798593.6
申请日：2020-08-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 半导体装置具有半导体部、所述半导体部的背面上的第一电极及表面上的第二电极、控制电极、第三电极、第一～第三绝缘部。所述控制电极、所述第三电极配置于所述半导体部和所述第二电极之间的沟槽的内部。所述第一绝缘部将所述控制电极从所述半导体部电绝缘，所述第二绝缘部将所述第三电极从所述半导体部电绝缘。所述第三绝缘部将所述第三电极从所述控制电极电绝缘。所述第二绝缘部包括第一、第二绝缘膜及第三绝缘膜的一部分。所述第一绝缘膜位于所述半导体部和所述第三电极之间，所述第二绝缘膜位于所述第一绝缘膜和所述第三电极之间。所述第三绝缘膜包括位于所述第一绝缘膜和所述第二绝缘膜之间的第一部分和在所述第三绝缘部中延伸的第二部分。
-
公开(公告)号：CN113161418A
公开(公告)日：2021-07-23
申请号：CN202010799615.0
申请日：2020-08-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具有半导体部的背面上的第一电极、表面上的第二电极、控制电极、第三电极、二极管元件、电阻元件、第一及第二配线。所述控制电极及所述第三电极设置于所述半导体部的沟槽的内部。所述二极管元件设置于所述半导体部的所述表面侧，与所述第二电极电连接。所述电阻元件设置于覆盖所述半导体部的所述表面的绝缘膜上，与所述二极管元件串联连接。所述第一配线将所述二极管元件和所述电阻元件电连接，并与所述第三电极电连接。所述第二配线将所述电阻元件和所述半导体部电连接。
-
Patent Agency Ranking
公开(公告)号：CN106486528B
公开(公告)日：2019-11-01
申请号：CN201610068979.5
申请日：2016-02-01
Applicant: 株式会社东芝
IPC: H01L29/40 , H01L29/423
Abstract: 根据一个实施方式，半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、导电层、栅极电极、以及第1电极。导电层具有第1部分、第2部分以及第3部分。第1部分设在第1区域之上。第1部分隔着第1绝缘部被第1半导体区域包围。第2部分在第2方向上延伸。第2部分设在第1半导体区域之上。第2部分位于第2区域之上。第3部分连接在第1部分与第2部分之间。第3部分在第3方向上延伸。第1电极与第3半导体区域以及导电层电连接。在第1电极与第3部分之间，连接有第2部分。
-
公开(公告)号：CN119677132A
公开(公告)日：2025-03-21
申请号：CN202311719488.9
申请日：2023-12-14
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 本发明的实施方式涉及一种半导体装置及其制造方法。实施方式的半导体装置具备：第一电极、设于所述第一电极之上的第一导电型的第一半导体区域、设于所述第一半导体区域之上的第二导电型的第二半导体区域、设于所述第二半导体区域之上的第一导电型的第三半导体区域、隔着栅极绝缘膜设于所述第二半导体区域内的栅极电极、具有第一部分以及第二部分的接触部、以及电连接于所述接触部的第二电极。所述第一部分与所述第三半导体区域以及所述第二半导体区域的一部分并列，所述第二部分设于所述第一部分的下端，并具有比所述第三半导体区域的上端处的所述第一部分的宽度大的宽度。
-
公开(公告)号：CN113053994B
公开(公告)日：2025-03-11
申请号：CN202010798546.1
申请日：2020-08-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式涉及半导体装置及其制造方法。半导体装置具备：半导体部、设置于半导体部的背面上的第一电极、设置于半导体部的表面上的第二电极、以及控制电极，在半导体部与第二电极之间配置于设置于半导体部的沟槽的内部，通过第一绝缘膜与半导体部电绝缘，通过第二绝缘膜与第二电极电绝缘。控制电极包括设置于从第一绝缘膜以及第二绝缘膜分离的位置的第三绝缘膜。半导体部包括第一导电型的第一半导体层、第二导电型的第二半导体层、以及第一导电型的第三半导体层。第一层在第一电极与第二电极之间延伸。第二层设置于第一层与第二电极之间。第三层选择性地设置于第二层与第二电极之间。
-
公开(公告)号：CN114203815B
公开(公告)日：2025-02-07
申请号：CN202110176290.5
申请日：2021-02-07
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式提供能够减少导通电阻的半导体装置及其制造方法。实施方式的半导体装置具备第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域、绝缘部、导电部、栅极电极、以及第二电极。绝缘部在与从第一电极朝向第一半导体区域的第一方向垂直的第二方向上与第一半导体区域的一部分、第二半导体区域以及第三半导体区域并排。绝缘部包含沿第一方向交替地设置的多个第一绝缘部分以及多个第二绝缘部分。各个第一绝缘部分的第二方向上的外径比各个第二绝缘部分的第二方向上的外径长。导电部设于绝缘部中，在第二方向上与第一半导体区域并排。栅极电极设于绝缘部中，在第二方向上与第二半导体区域并排。
-
公开(公告)号：CN113161418B
公开(公告)日：2024-12-03
申请号：CN202010799615.0
申请日：2020-08-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具有半导体部的背面上的第一电极、表面上的第二电极、控制电极、第三电极、二极管元件、电阻元件、第一及第二配线。所述控制电极及所述第三电极设置于所述半导体部的沟槽的内部。所述二极管元件设置于所述半导体部的所述表面侧，与所述第二电极电连接。所述电阻元件设置于覆盖所述半导体部的所述表面的绝缘膜上，与所述二极管元件串联连接。所述第一配线将所述二极管元件和所述电阻元件电连接，并与所述第三电极电连接。所述第二配线将所述电阻元件和所述半导体部电连接。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.02 seconds)
