-
公开(公告)号:CN104575581B
公开(公告)日:2017-10-10
申请号:CN201310496697.1
申请日:2013-10-21
IPC: G11C11/02
CPC classification number: G06F3/0625 , G06F3/0658 , G06F3/0676 , G11C8/16 , G11C11/161 , G11C11/1675 , G11C19/0808 , G11C19/0841
Abstract: 本发明实施例提供一种存储单元、存储器及存储单元控制方法,用于提高存储密度和降低功耗。其中,一种存储单元包括:U型磁性轨道,第一驱动电路,第二驱动电路,第一驱动端口和第二驱动端口;U型磁性轨道包括第一端口,第二端口,第一存储区域和第二存储区域;第一驱动电路用于驱动第一存储区域,第二驱动电路用于驱动第二存储区域;通过对第一端口、第二端口、第一驱动端口和第二驱动端口的输入电压的控制以及第一驱动电路的驱动,第一存储区域内产生电流脉冲,并驱动第一存储区域内的磁畴移动;通过对第一端口、第二端口、第一驱动端口和第二驱动端口的输入电压的控制以及第二驱动电路的驱动,第二存储区域内产生电流脉冲,并驱动第二存储区域内的磁畴移动。
-
公开(公告)号:CN106299110A
公开(公告)日:2017-01-04
申请号:CN201510319379.7
申请日:2015-06-11
Applicant: 复旦大学
Abstract: 本发明属于非易失性存储器技术领域,提供了一种可降低写操作电压的非易失性存储元件及制造方法。本发明的非易失性存储元件,包括:倒锥状第一电极;存储介质层,其包括第一部分和第二部分,其中所述第一部分贴附在倒锥状第一电极的外侧面上,所述第二部分与所述倒锥状第一电极的外侧面非平行设置以至于与所述第一部分连接并形成夹角;以及第二电极,其形成在所述存储介质层的第一部分与第二部分之间形成的所述夹角的内侧。本发明的非易失性存储元件通过在第一电极和第二电极之间形成存储介质层的夹角结构,写操作电压得到降低且均匀,制备简单、成本低。
-
公开(公告)号:CN103123808B
公开(公告)日:2016-12-14
申请号:CN201110372303.2
申请日:2011-11-21
Applicant: 复旦大学
IPC: G11C11/4063
Abstract: 本发明涉及存储器技术领域,尤其涉及一种动态随机存储器的高速写操作方法。该方法采用逻辑工艺的DRAM存储单元为2T增益单元结构,其包括写入管Qw,读出管Qr,写入管的有源区电容和读出管的栅电容,构成单元的存储电容。该方法的写电路中,多米诺逻辑部分为执行单元写入操作的驱动电路,其求值管组M1-M4分别接收来自灵敏放大器放大的单元读出小信号和外界写入信号,当写驱动使能信号WPCH开启时,多米诺逻辑预充点prenode电平根据求值管组M1-M4导通与否而变化,使驱动反相器INV输出端WBL电平摆动,完成对单元的写入。本发明能解决传统的1T1C的动态随机存储器单元因制作电容采用非逻辑工艺的缺点使得DRAM在嵌入式设备中的应用产生了困难等技术问题。
-
公开(公告)号:CN105448332A
公开(公告)日:2016-03-30
申请号:CN201410471864.1
申请日:2014-09-16
Applicant: 复旦大学
IPC: G11C13/00
CPC classification number: G11C13/0069 , G11C13/0007 , G11C13/0064 , G11C2013/0066 , G11C2013/0073 , G11C2013/0078 , G11C2013/0083 , G11C2013/0092
Abstract: 本发明提供一种电阻型随机读取存储器及其写操作方法,属于电阻型随机读取存储器技术领域。在本发明的电阻型随机读取存储器及和写操作方法中,在预操作信号的偏置下监测开始由高阻态/低阻态向低阻态/高阻态转换的发生与否,来控制转换操作信号的变化,从而进行置位/复位操作。本发明的写操作方法能提高该电阻型随机读取存储器的存储性能。
-
公开(公告)号:CN102916128B
公开(公告)日:2016-03-30
申请号:CN201110221553.6
申请日:2011-08-03
Applicant: 复旦大学
IPC: H01L45/00
Abstract: 本发明属于电阻型存储器技术领域,涉及一种与标准逻辑工艺兼容的氧化钨基电阻型存储器的制备方法,其包括步骤:构图刻蚀所述上电极材料层以在存储阵列部分的钨栓塞上的氧化钨基阻变存储介质层之上形成上电极;其中,设置所述上电极材料层的刻蚀工艺条件以使逻辑部分的钨栓塞上的氧化钨基阻变存储介质在所述刻蚀步骤的过刻蚀过程中去除。该方法无需增加额外掩膜版即可形成氧化钨基存储介质层,可省去一次光刻步骤,简化工艺流程,节省制造成本。
-
公开(公告)号:CN105225676A
公开(公告)日:2016-01-06
申请号:CN201410314629.3
申请日:2014-07-03
Abstract: 本发明的实施例提供一种数据读写方法及装置,涉及通信领域,解决了现有技术中进行读操作后新型存储介质中的数据遭到破坏导致丢失的问题,进而保证了新型存储介质中数据的完整性。该方案包括:接收驱动电流,所述驱动电流用于驱动所述新型存储介质处于可读写状态;从所述新型存储介质中读出第一数据;将所述驱动电流的方向置反;将所述第一数据写回至所述新型存储介质。
-
公开(公告)号:CN105096963A
公开(公告)日:2015-11-25
申请号:CN201410173016.2
申请日:2014-04-25
CPC classification number: G11C11/1675 , G11B5/012 , G11B5/653 , G11B5/656 , G11C11/16 , G11C19/0841
Abstract: 本发明实施例提供一种写装置及磁性存储器,写装置包括:第一驱动端口、第二驱动端口、第一信息存储区、第二信息存储区以及信息缓存区,第一信息存储区与信息缓存区之间存在第一区域,第二信息存储区和信息缓存区之间存在第二区域,第一信息存储区、第二信息存储区和信息缓存区采用第一磁性材料构成,第一区域和第二区域采用第二磁性材料构成,第一磁性材料的磁能高于第二磁性材料的磁能;第一信息存储区,用于向信息缓存区写入第一数据;第二信息存储区,用于向信息缓存区中写入第二数据;信息缓存区,用于缓存从第一信息存储区或第二信息存储区写入的数据,并将缓存的数据写入磁性存储器的一个磁畴中。能够保证磁性存储器的写入的稳定性。
-
公开(公告)号:CN105047225A
公开(公告)日:2015-11-11
申请号:CN201510410979.4
申请日:2015-07-14
Applicant: 复旦大学
Abstract: 本发明属于半导体存储器技术领域,具体为一种可防止改写的非挥发存储器的写保护电路。本发明的写保护电路结构包括:双单元构建的存储位,数据控制逻辑模块,用于根据待写入数据决定开启双单元的左单元还是右单元的写通路;受同一个列选择信号控制的2个列选择晶体管,栅极分别受写控制信号控制的2个写通路控制晶体管,栅极均受预读控制信号控制的2个预读控制晶体管,电流源,比较器,锁存器,写驱动电路,写控制信号产生电路,其输入是写使能信号,其输出一是预读控制信号和写控制信号。本发明还提出针对写保护电路结构的写操作流程。本发明针对基于双存储单元构建存储位的一次编程存储器,可防止恶意或无意的改写破坏,为敏感数据提供了高安全的存储方案。
-
公开(公告)号:CN102867539B
公开(公告)日:2015-08-26
申请号:CN201110188441.5
申请日:2011-07-05
Applicant: 复旦大学
IPC: G11C11/401 , G11C11/4063
Abstract: 本发明属于存储器技术领域,提出了一种改善增益型eDRAM器件结构。本发明的一种增益eDRAM单元,包括读MOS晶体管、写MOS晶体管、写字线、写位线、读字线、读位线,读MOS管的栅极和写MOS管的漏区通过金属线连接共同构成存储结点,写MOS管、读MOS管分别具有栅极介质,其特征在于,所述的写MOS管、读MOS管具有沟槽沟道,写MOS管、读MOS管的栅极介质位于硅衬底沟槽中,栅极为向下凸起的凸面圆柱状。本发明可以明显改善器件的数据保持特性。
-
公开(公告)号:CN104464758A
公开(公告)日:2015-03-25
申请号:CN201310440053.0
申请日:2013-09-24
IPC: G11B5/39
CPC classification number: G11B5/09 , G11B5/02 , G11B2005/0002 , G11C11/02 , G11C11/15 , G11C11/161 , G11C11/1673 , G11C11/1675 , G11C11/5607 , G11C19/0808 , G11C19/0841
Abstract: 在本发明实施例中提供了一种信息存储装置及方法,该装置包括磁轨道,该磁轨道由多个磁畴组成,每个磁畴划分为至少两个磁性区;写入单元,设置于磁轨道上,通过写入单元在每个磁畴的至少两个磁性区中写入信息;读取单元,设置于磁轨道上,通过读取单元读取在每个磁畴的至少两个磁性区中写入的信息,从而实现了在磁轨道的一个磁畴中写入多个有效信息,增加了磁轨道的存储密度,提升了存储装置的存储容量。
-
-
-
-
-
-
-
-
-