公开(公告)号：CN101888240B

公开(公告)日：2012-10-24

申请号：CN200910050942.X

申请日：2009-05-11

Applicant: 复旦大学

Inventor： 王伶俐 ,  周学功 ,  来金梅 ,  童家榕

IPC: H03K19/177

Abstract: 本发明属于可编程器件结构技术领域，具体涉及一种现场可编程逻辑阵列(FPGA)的通用互连盒(GRB)结构。本发明GRB结构不仅提供了水平互连资源与垂直互连资源之间的连接，也提供了CLB/IOB同互连资源的连接以及CLB/IOB管脚之间的直接连接。与现有技术普遍使用的VPR工具所描述CB/SB布线结构以及CS-box结构相比，本通用开关盒能够更好地提高FPGA性能。实验结果表明，具有GRB结构的FPGA同CB/SB结构FPGA相比，在增加10.9％的开关使用情况下，能得到17.5％性能上的优化。

公开(公告)号：CN102708264A

公开(公告)日：2012-10-03

申请号：CN201210189713.8

申请日：2012-06-11

Applicant: 复旦大学

Inventor： 陈利光 ,  陈丽 ,  童家榕

IPC: G06F17/50

Abstract: 本发明属于可编程逻辑器件技术领域，具体为一种蜂窝状六边形的现场可编程逻辑阵列(FPGA)结构。本发明的FPGA阵列由六边形单元构成，基本逻辑单元结构为六边形，是一个完全对称结构，在阵列扩展时方便物理实现。可编程连线资源具有三轴结构，分布在3条对角线方向（0度、120度、240度），布线资源结构按照互联线的长度可以分为两倍线，五倍线和长线，二倍线和五倍线度的互联线都可以连接到相应距离的一个环的每个单元上，长线为点连接结构，分布在三个轴线方向，可以实现距离为12的直线连接。本发明互联结构环面连接特性，连线分布均匀，利用率高，速度快，有利于提高逻辑密度和时序性能。

公开(公告)号：CN101620640B

公开(公告)日：2012-05-16

申请号：CN200810040159.0

申请日：2008-07-03

Applicant: 复旦大学

Inventor： 来金梅 ,  余建德 ,  王键 ,  王元 ,  童家榕

IPC: G06F17/50 ,  H03K19/177

Abstract: 本发明属电子技术领域，具体涉及基于最小环的FPGA布线矩阵的开关盒设计方法。本发明通过确立布线资源图、广度优先搜索、最小环最大化等步骤设计布线矩阵的开关盒结构，使其中的布线资源图的最小环尺寸最大化，使得到的布线矩阵的开关盒结构灵活。本发明采用最小环尺寸衡量布线矩阵的开关盒结构的灵活性，在节点数目一定，节点度数一定的情况下，最小环尺寸越大，其结构就越灵活。本发明方法制得的灵活的布线矩阵的开关盒结构，能用作FPGA布线资源。

公开(公告)号：CN102360566A

公开(公告)日：2012-02-22

申请号：CN201110229454.2

申请日：2011-08-11

Applicant: 复旦大学

Inventor： 王丽云 ,  陈利光 ,  王健 ,  王元 ,  周灏 ,  来金梅 ,  童家榕

IPC: G11C11/413

Abstract: 本发明属于微电子技术领域，具体为一种基于LUTFPGA的SRAM编程点抗幅照加固方法及其实现电路。本发明利用忆阻器的可编程特性，将其嵌入到传统的SRAM单元中，再添加写入电路。在使用时，通过对忆阻器进行编程，将其配置为非对称存储单元结构。忆阻器有高阻和低阻两种状态，其工艺与传统CMOS工艺兼容。这种非对称结构完全免疫于单粒子翻转（SEU）效应和单粒子引起的多位翻转（MBU）效应。

公开(公告)号：CN101246510B

公开(公告)日：2010-12-29

申请号：CN200810034025.8

申请日：2008-02-28

Applicant: 复旦大学

Inventor： 王健 ,  来金梅 ,  余建德 ,  童家榕

IPC: G06F17/50

Abstract: 本发明属于电子技术领域，具体为一种可编程逻辑器件硬件结构的通用建模方法。该方法首先对FPGA硬件结构进行层次划分：分为5个层次，共6类模块单元，然后按层次进行分别建模。建模时采用文本文件对模型进行记录描述，一个文本文件记录一个层次的硬件单元相关信息；此外，还设有记录模型码点信息、封装信息和损坏单元信息的文本文件。按本发明方法建模而形成的描述文件可以被通用的FPGA应用软件系统正确地读入、识别、分析，并据此计算出相应的硬件资源策略来实现具体的电路。

公开(公告)号：CN101620640A

公开(公告)日：2010-01-06

申请号：CN200810040159.0

申请日：2008-07-03

Applicant: 复旦大学

Inventor： 来金梅 ,  余建德 ,  王键 ,  王元 ,  童家榕

IPC: G06F17/50 ,  H03K19/177

Abstract: 本发明属电子技术领域，具体涉及基于最小环的FPGA布线矩阵的开关盒设计方法。本发明通过确立布线资源图、广度优先搜索、最小环最大化等步骤设计布线矩阵的开关盒结构，使其中的布线资源图的最小环尺寸最大化，使得到的布线矩阵的开关盒结构灵活。本发明采用最小环尺寸衡量布线矩阵的开关盒结构的灵活性，在节点数目一定，节点度数一定的情况下，最小环尺寸越大，其结构就越灵活。本发明方法制得的灵活的布线矩阵的开关盒结构，能用作FPGA布线资源。

公开(公告)号：CN101446996A

公开(公告)日：2009-06-03

申请号：CN200810204779.3

申请日：2008-12-17

Applicant: 复旦大学

Inventor： 来金梅 ,  卜海祥 ,  张火文 ,  陈利光 ,  童家榕

IPC: G06F17/50

Abstract: 本发明提出了一种基于n输入LUT的可进化虚拟FPGA结构模型的建模及其映射方法，它以任意n输入LUT作为电路进化的基本单元，并由这样的基本单元组成一个虚拟FPGA阵列结构；对2～5输入LUT的各种虚拟FPGA结构模型进行比较分析，得到了一种最佳的基于3输入LUT的虚拟FPGA结构模型；同时，提出了一种将该虚拟结构映射到实际FPGA底层结构的方法，从而实现对FPGA底层结构配置位串的直接操作。与现有技术相比，利用本发明所建立的虚拟FPGA结构模型提高了进化效率和FPGA逻辑资源的利用率，而且具有很好的灵活性和通用性。

公开(公告)号：CN100383795C

公开(公告)日：2008-04-23

申请号：CN200410016238.X

申请日：2004-02-11

Applicant: 复旦大学

Inventor： 童家榕 ,  曾璇 ,  侯慧

IPC: G06F17/50 ,  H01L27/04 ,  H03K19/177

Abstract: 本发明为一种新的可配置模拟单元(CAU)结构。它由编程可共享的电容阵列PSCA、模拟函数发生器AFG、高速模数/数模转换器ADC/DAC和方向选择器DS经电路连接构成。这种结构的CAU能实现大多数诸如增益放大、积分、滤波等线性以及一些非线性函数的功能。本发明具有实现功能多而灵活、占用芯片面积小的优点，可以适用于FPAA和FPMA的设计中。

公开(公告)号：CN1271786C

公开(公告)日：2006-08-23

申请号：CN200310109449.3

申请日：2003-12-16

Applicant: 复旦大学

Inventor： 童家榕 ,  王波

IPC: H03K19/177 ,  G06F17/50 ,  H01L21/82

Abstract: 本发明为一种可编程逻辑器件结构建模方法。具体是先将可编程逻辑器件的结构在逻辑上分为如下几个组成模块：可编程逻辑单元、可编程输入/输出块、布线通道模块、连通模块、开关模块；然后对各个模块分别建模，并用高级语言来描述。通过对模型各个部分组合，可得到各种各样实际的可编程逻辑器件结构，并可应用于可编程逻辑器的CAD系统中。

公开(公告)号：CN1760879A

公开(公告)日：2006-04-19

申请号：CN200510110262.4

申请日：2005-11-10

Applicant: 复旦大学

Inventor： 童家榕 ,  王健 ,  温宇杰 ,  来金梅 ,  吴芳

IPC: G06F17/50

Abstract: 本发明属于版图自动生成技术领域，具体为一种可编程核版图自动生成方法。该方法包括：由可编程核的结构描述和基本单元库，生成四输入LUT、输入连接盒、输出连接盒以及开关盒，得到电路网表并以Verilog文件形式输出。然后按照从下往上、从左到右的顺序，基于重复单元采用O－Tree算法进行布图。再把编程点连接到最近的SRAM。结果以DEF文件形式输出，并将该文件导入到布线工具中进行布线，进而得到可编程核的版图。本发明方法可缩短系统开发时间，降低系统开发成本。