-
公开(公告)号：CN101446996A
公开(公告)日：2009-06-03
申请号：CN200810204779.3
申请日：2008-12-17
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明提出了一种基于n输入LUT的可进化虚拟FPGA结构模型的建模及其映射方法，它以任意n输入LUT作为电路进化的基本单元，并由这样的基本单元组成一个虚拟FPGA阵列结构；对2～5输入LUT的各种虚拟FPGA结构模型进行比较分析，得到了一种最佳的基于3输入LUT的虚拟FPGA结构模型；同时，提出了一种将该虚拟结构映射到实际FPGA底层结构的方法，从而实现对FPGA底层结构配置位串的直接操作。与现有技术相比，利用本发明所建立的虚拟FPGA结构模型提高了进化效率和FPGA逻辑资源的利用率，而且具有很好的灵活性和通用性。
Search Results
1
records
(took 0.016 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
