-
公开(公告)号：CN118197932A
公开(公告)日：2024-06-14
申请号：CN202410234056.7
申请日：2024-03-01
Applicant: 复旦大学
IPC: H01L21/56 , H01L21/48 , H01L23/31 , H01L23/48 , H01L23/485 , H01L23/528
Abstract: 本发明提供一种碳化硅芯片的封装方法及封装结构。碳化硅芯片的封装方法包括：提供第一基板及碳化硅芯片，第一基板材料选自于硅和金刚石中的至少一种，且具有图案化电极层，电极层材料为铜、铝等，碳化硅芯片具有第一、第二表面，且分别具有第一、第二电极；将碳化硅芯片的第一表面键合至第一基板，第一电极与图案化电极层连接；提供第二基板，材料选自于硅和金刚石中的至少一种，第二基板内包括容置部及第一、第二导电插塞；将第二基板键合至第一基板及碳化硅芯片的第二表面，使碳化硅芯片置于容置部内，第一导电插塞与图案化电极层连接，第二导电插塞与第二电极连接。上述技术方案使芯片两表面电极通过第一、第二导电插塞完成重布线，工艺简单，热阻低。
-
公开(公告)号：CN118073417A
公开(公告)日：2024-05-24
申请号：CN202410138698.7
申请日：2024-01-31
Applicant: 复旦大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及半导体集成电路制造领域，特别是涉及一种改善体二极管反向恢复性能的超级结器件及制备方法。改善体二极管反向恢复的半导体器件包括：衬底，具有第一表面和第二表面；外延基层，形成于第一表面上；外延多层结构，形成于外延基层的表面上；外延顶层，形成于外延多层结构的表面上；阱区，设置于外延顶层内；所述外延多层结构包括若干第一外延层和若干第二外延层，第一外延层形成于外延基层的顶部或第二外延层的顶部，第二外延层形成于第一外延层的顶部。本发明的超级结器件可以改善超级结MOSFET体二极管反向恢复特性差的问题。
-
公开(公告)号：CN114242713A
公开(公告)日：2022-03-25
申请号：CN202111482201.6
申请日：2021-12-07
Applicant: 复旦大学
Abstract: 本发明公开了一种具有低寄生参数的功率半导体模块以及封装方法。本发明的功率模块包括两个基板，其以顶盖作为第二基板，第二基板的内部贴装二极管或电阻元件；本发明的功率模块通过在传统封装的固晶键合工艺步骤之前将顶盖作为第二基板对需要固定的元件位置标定进而封装获得。本发明采用将二极管或者电阻元件等非主要发热元件固定于顶盖的设计，这一结构设计上的改进有助于减小功率模块高频工作下的寄生参数和其他电学损耗。同时本发明在现有的结构上无需添加新材料新结构，不需要引入新的工艺方案，在已有的制造流程下即可实现，便于推广应用。
-
公开(公告)号：CN113690154A
公开(公告)日：2021-11-23
申请号：CN202110980605.1
申请日：2021-08-25
Applicant: 复旦大学
IPC: H01L21/66
Abstract: 本发明公开了一种利用四探针法原位实时监测引脚封装的引脚可靠性的方法。本发明利用四探针法对封装结构中的引脚的电阻进行监控测量，基于电阻变化检测出裂纹产生前的粘塑性变形、引脚中裂纹的扩展，实现准确的原位裂纹识别。本发明基于引脚中裂纹产生引起的微电阻变化的特性，通过精确测量引脚电阻变化快速准确地判断引脚出裂纹产生和失效问题，对引脚可靠性进行原位监测，相比于现有其他测量方法更加简单高效，能够在器件的可靠性测试中进行裂纹判定，提前终止实验，从而节省时间和成本；本发明采用多种探针引脚接触方案，实现探针与被测点的良好接触，能进一步提升测试的精确性。
-
Patent Agency Ranking
公开(公告)号：CN113158601A
公开(公告)日：2021-07-23
申请号：CN202110312986.6
申请日：2021-03-24
Applicant: 复旦大学 , 常州佳讯光电产业发展有限公司
IPC: G06F30/3308 , G06F30/27 , G06N3/00 , G06N3/04 , G06N3/08 , G06F119/08 , G06F119/14
Abstract: 本发明公开了一种高可靠板级扇出型SiC MOSFET封装结构优化方法。本发明首先采用有限元仿真模拟计算出SiC MOSFET中重布线层（RDL）在稳态散热中的最大散热温度和温度循环作用下的最大应力，然后在此基础上对仿真进行优化设计与分析，构建芯片的分布与散热温度和最大应力之间的神经网络训练数据集；接着利用蚁群算法进行迭代计算得到适应度值的进化曲线，其中适应度值由神经网络算法预测得到。从而找出散热与热应力最优情况下的芯片分布方式，以达到优化目的。本发明主要应用于功率模块封装可靠性优化场合，通过改善结构，降低SiC芯片结温和热应力，提高模块的可靠性。
-
公开(公告)号：CN118890792A
公开(公告)日：2024-11-01
申请号：CN202410799460.9
申请日：2024-06-20
Applicant: 复旦大学
IPC: H05K3/02
Abstract: 本发明公开了一种烧结材料基板覆层的制备工艺，包括：通过预设附着方式将烧结铜膏覆于陶瓷基板上，在所述陶瓷基板表面形成烧结铜层；在第一预设温度下将覆有烧结铜层的陶瓷基板在氮气氛围中烘干第一预设时间；在第二预设温度下将烘干后的陶瓷基板在氮气氛围中烧结第二预设时间。本发明中涉及到的制备工艺流程简单，成本低廉，具有优秀的经济效益，适合大规模生产。本发明中所述的烧结铜层厚度可根据实际应用情况进行调控，可适用于大功率、高电压器件的使用，增强了工艺应用的广泛性。
-
公开(公告)号：CN118125792A
公开(公告)日：2024-06-04
申请号：CN202311560266.7
申请日：2023-11-21
Applicant: 复旦大学
IPC: C04B28/34 , H01F41/00 , C04B111/20
Abstract: 本发明提供一种用于电感封装的灌封材料及其制造方法。所述灌封材料包括磷酸镁基水泥和绝缘羰基亚铁软磁粉，其中，所述绝缘羰基亚铁软磁粉的质量分数为70％～80％。上述技术方案中的灌封材料用于电感器封装，耐高温及导热性能好，能够耐受250摄氏度以上高温，降低电感温升。所述灌封材料中磷酸镁基水泥水化产物颗粒与绝缘羰基亚铁软磁粉均匀分布，相对磁导率可达6～10。采用磷酸镁基水泥作为灌封材料主要组分之一，降低了生产成本。
-
公开(公告)号：CN112417729B
公开(公告)日：2023-04-18
申请号：CN202011321629.8
申请日：2020-11-23
Applicant: 复旦大学
IPC: G06F30/23 , G06N3/006 , G06F119/08
Abstract: 本发明公开了一种基于蚁群算法的SiC MOSFET封装结构优化方法。本发明首先采用有限元仿真模拟计算出SiC MOSFET中重布线层（RDL）在稳态散热中的最大散热温度和温度循环作用下的最大应力，然后在此基础上对仿真进行优化设计与分析，构建芯片的分布与散热温度和最大应力之间的适应度函数；接着利用蚁群算法进行迭代计算得到适应度值的进化曲线，从而找出散热与热应力最优情况下的芯片分布方式，以达到优化目的。本发明主要应用于功率器件和模块封装可靠性优化场合，通过改善结构，降低SiC芯片结温和热应力，提高模块的可靠性。
-
公开(公告)号：CN212412046U
公开(公告)日：2021-01-26
申请号：CN202021680674.8
申请日：2020-08-13
Applicant: 复旦大学
IPC: H01L23/498 , H01L21/60 , H01L21/48 , B82Y40/00 , B82Y30/00
Abstract: 本实用新型公开了一种烧结材料预覆的陶瓷覆铜基板。其包括陶瓷覆铜基板、烧结材料层和定位组件；所述烧结材料层有两层，分别为正面烧结材料层和背面烧结材料层，分别设置在陶瓷覆铜基板的正面和背面；所述定位组件设置在正面烧结材料层上方；定位组件采用还原气氛下的烧结工艺能够完全蒸发的材料制成。本实用新型的烧结材料预覆的陶瓷覆铜基板结构简单，可被用于功率模块的封装作业，简化芯片粘结工艺流程，免去清洗助焊剂等清洁工序，并且提高散热器使用效率以及简化装配工艺，降低生产成本。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.017 seconds)
