-
公开(公告)号：CN115966474A
公开(公告)日：2023-04-14
申请号：CN202211700107.8
申请日：2022-12-28
Applicant: 复旦大学
IPC: H01L21/56 , H01L21/48 , H01L23/31 , H01L23/367 , H01L23/495
Abstract: 本发明提供了一种扇出型封装结构的制备方法，包括：提供衬底及载板，衬底与载板贴合，衬底包括若干封装区域，封装区域内形成有暴露载板的开口；提供待封装芯片，将待封装芯片置于开口内的载板上，待封装芯片的有源面朝向载板且待封装芯片的厚度小于开口的深度；在开口内形成散热结构，覆盖待封装芯片的侧壁及顶壁；移除载板，暴露待封装芯片的有源面，并在衬底及待封装芯片上形成重布线结构，与有源面连接以电性引出待封装芯片。本发明中，利用散热结构覆盖待封装芯片的侧壁及无源面，使得待封装芯片具有较大的散热面积，从而使得扇出型封装结构具有较佳的散热效果。
-
公开(公告)号：CN111769096B
公开(公告)日：2023-01-06
申请号：CN202010561677.8
申请日：2020-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/522 , H01L23/48 , H01L21/768
Abstract: 本发明属于半导体封装技术领域，具体为一种基于三维电容电感的通用基板及制备方法。本发明的通用基板，具备同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节。由于，电容电感的电极是分开制备的，可以通过引线键合或再布线对基板上的电容电感进行串联或并联，获得不同电感和电容布局。本发明提供的带有无源器件的通用型基板，不需要每种系统集成时都单独设计基板和无源器件。此外，此种基板有效增大集成系统中电容和电感的值，同时能够在三维集成中将电容电感集成在芯片附近，也能提高三维集成中TSV的功能密度，提高系统集成中硅的利用率。与其他有机PCB板上的离散电容电感相比，集成度大大提高。
-
公开(公告)号：CN111769095B
公开(公告)日：2022-06-21
申请号：CN202010561660.2
申请日：2020-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/522 , H01L21/768
Abstract: 本发明属于半导体器件技术领域，具体为一种基于高功能密度硅通孔结构的三维电容电感及制备方法。本发明三维电容电感包括：衬底，形成有硅通孔；三维电容，形成在所述硅通孔的侧壁上，依次包括第一金属层、第二绝缘层和第二金属层；三维电感，由所述硅通孔的中心填充金属和平面厚金属再布线构成；其中，所述硅通孔的侧壁与所述三维电容之间设有第一绝缘层，所述三维电容与所述三维电感之间设有第三绝缘层。本发明能够有效增加集成系统中电容和电感的值，同时能够在三维集成中将电容电感集成在芯片附近，也能提高三维集成中硅通孔的功能密度，提高系统集成中硅的利用率。与其他有机基板上的离散电容电感相比，集成度大大提高。
-
公开(公告)号：CN111817677A
公开(公告)日：2020-10-23
申请号：CN202010561648.1
申请日：2020-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H03H3/00
Abstract: 本发明属于半导体技术领域，具体为一种基于三维电容电感的高通滤波器及制备方法。本发明高通滤波器，其中的电容电感具有三维结构且同时集成在TSV内；包括基板上存在多组分开的电容电感，通过再布线电容和电感的电极，将电容、电感串联在一起构成高通滤波器，在电容端输入信号，从电感端输出信号；并通过设计电容和电感参数、及再布线连接不同电容和电感调节高通滤波器频率。本发明能够有效缩小高通滤波器所占的面积，并且在三维集成系统中将其集成在芯片附近，有效地缩短互连延迟和缩小互连损耗，大大提高了集成度。
-
公开(公告)号：CN111769808A
公开(公告)日：2020-10-13
申请号：CN202010561661.7
申请日：2020-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
Abstract: 本发明属于半导体技术领域，具体为一种基于三维电容电感的低通滤波器及制备方法。本发明的低通滤波器，其中的电容电感具有三维结构且同时集成在TSV内。该低通滤波器包括基板上的多组分开的电容电感，通过再布线电容和电感的电极，将电容、电感串联在一起，从电感端输入信号，从电容端输出信号；通过设计电容和电感参数、及再布线连接不同电容和电感调节低通滤波器频率。本发明能够有效缩小低通滤波器所占的面积，并且能够在三维集成中集成在芯片附近，有效地缩短互连延迟和缩小互连损耗，大大提高了集成度。
-
Patent Agency Ranking
公开(公告)号：CN119486578A
公开(公告)日：2025-02-18
申请号：CN202411653117.X
申请日：2024-11-19
Applicant: 复旦大学
Abstract: 本发明提供了一种三维忆阻器的堆叠方法及半导体器件的键合方法，所述堆叠方法包括：提供第一衬底，其上设有第一半导体复合层；形成忆阻层覆盖所述第一半导体复合层；提供第二衬底，其上设有第二半导体复合层；形成粘合层覆盖所述第二半导体复合层，所述粘合层包括暴露的氧化硅层；对所述忆阻层及所述氧化硅层的表面进行羟基化处理；对所述忆阻层及所述氧化硅层进行热压键合，使所述第一半导体复合层与所述第二半导体复合层堆叠连接。本发明可降低制备三维忆阻器的工艺难度。
-
公开(公告)号：CN119133126A
公开(公告)日：2024-12-13
申请号：CN202411248906.5
申请日：2024-09-06
Applicant: 复旦大学
IPC: H01L23/473 , H01L21/48
Abstract: 本发明提供了一种面向大功率密度封装的微流道结构及其制备方法，所述微流道结构包括：载板，其上设有芯片堆叠体；壳体，盖设于所述载板上且与容纳所述芯片堆叠体，并与所述载板形成环绕所述芯片堆叠体的散热微流道，所述散热微流道包括设于所述壳体远离所述载板一侧的供冷却液进出的入口及出口，所述壳体具有沿所述载板表面延伸的斜坡部，所述斜坡部靠近所述载板的宽度大于远离所述载板的宽度。本发明可在保证散热效果的前提下降低泵送冷却液的功率。
-
公开(公告)号：CN115863278A
公开(公告)日：2023-03-28
申请号：CN202211700134.5
申请日：2022-12-28
Applicant: 复旦大学
IPC: H01L23/367 , H01L23/13 , H01L23/498
Abstract: 本发明提供了一种扇出型封装结构，包括：载板，包括相对的第一面及第二面，且设有贯穿的腔体；散热结构及待封装芯片，设于腔体内，散热结构包覆待封装芯片的无源面及侧壁，且与腔体的内壁固定连接，待封装芯片的有源面显露于第一面；重布线结构，设于第一面及待封装芯片上，与有源面电性连接以引出。本发明中，散热结构覆盖待封装芯片的侧壁及无源面，使得待封装芯片具有较大的散热面积，从而具有较佳的散热效果，而且，将散热结构填充于载板的腔体内，还可利用载板所形成的框架抑制散热结构在散热时的应变，有利于扇出型封装结构在低应力下实现较佳的散热效果。
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.017 seconds)
