-
公开(公告)号：CN107480386B
公开(公告)日：2020-06-30
申请号：CN201710725700.0
申请日：2017-08-22
Applicant: 哈尔滨工业大学
IPC: G06F30/367 , G06N3/12
Abstract: 一种基于响应混叠性度量与遗传算法的测试激励优选方法，本发明涉及基于响应混叠性度量与遗传算法的测试激励优选方法。本发明为了解决现有模拟电路中，由于器件容差的存在使得器件故障状态和正常状态界限模糊，导致早期故障检测较低以及测试激励优选速度慢的问题。本发明包括：步骤一：得到M个正常样本和M个故障样本；步骤二：采用遗传算法对P个频点进行二进制编码，并进行参数初始化；步骤三：遗传算法采用响应混叠性度量函数作为适应度函数，计算NIND个频点的适应度函数值；步骤四：获取响应混叠性度量函数值最小的测试激励的二进制基因，通过解码后得到对应的最优测试激励。本发明用于模拟电路故障诊断领域。
-
公开(公告)号：CN107478981B
公开(公告)日：2019-12-10
申请号：CN201710725698.7
申请日：2017-08-22
Applicant: 哈尔滨工业大学
IPC: G01R31/316 , G06F17/50
Abstract: 一种基于贪婪算法的测试激励集合优选方法，本发明涉及测试激励集合优选方法。本发明为了解决现有技术在元器件的参数偏差程度对电路的影响较小时，故障检测率和诊断率较低，以及不能够覆盖整个电路的元器件的问题。本发明包括：步骤一：建立m个待选测试激励与n个电路中的元器件构成的初始矩阵；步骤二：根据步骤一得到的初始矩阵并利用贪婪算法，依次从m个待选测试激励中优选出x个测试激励，T1，T2，T3…Tx，构成了测试激励集合F，F＝(T1，T2，T3…Tx)，得到测试激励集合F对应的最小代价和为Smin；步骤三：采用内部比较策略和随机剔除策略对步骤二的测试测试激励集合F进行优化。本发明用于模拟电路故障诊断领域。
-
公开(公告)号：CN107480386A
公开(公告)日：2017-12-15
申请号：CN201710725700.0
申请日：2017-08-22
Applicant: 哈尔滨工业大学
Abstract: 一种基于响应混叠性度量与遗传算法的测试激励优选方法，本发明涉及基于响应混叠性度量与遗传算法的测试激励优选方法。本发明为了解决现有模拟电路中，由于器件容差的存在使得器件故障状态和正常状态界限模糊，导致早期故障检测较低以及测试激励优选速度慢的问题。本发明包括：步骤一：得到M个正常样本和M个故障样本；步骤二：采用遗传算法对P个频点进行二进制编码，并进行参数初始化；步骤三：遗传算法采用响应混叠性度量函数作为适应度函数，计算NIND个频点的适应度函数值；步骤四：获取响应混叠性度量函数值最小的测试激励的二进制基因，通过解码后得到对应的最优测试激励。本发明用于模拟电路故障诊断领域。
-
公开(公告)号：CN107203677A
公开(公告)日：2017-09-26
申请号：CN201710482200.9
申请日：2017-06-22
Applicant: 哈尔滨工业大学
IPC: G06F17/50
Abstract: 一种电子系统多退化进程研究方法，本发明涉及电子系统多退化进程研究方法。本发明的目的是为了解决现有实际研究中通常考虑系统中所有退化量分析其退化，导致计算量大，研究复杂，以及为了优化分析过程需要考虑多退化系统的主要退化量而忽略次要退化量，导致可靠性及寿命预测结果置信度低的问题。过程为：一、得到电路的传递函数；绘制出电路全部元件退化时的幅频特性曲线和相频特性曲线；得到电路全部元件退化时的电路增益、上下限截止频率和中心频率电路特征信息；二、进行灵敏度分析，按照灵敏度排序情况划分关键元件组合；三、选取关键元件组合，进行电路性能退化分析。本发明用于电路退化领域。
-
公开(公告)号：CN103390205B
公开(公告)日：2016-03-16
申请号：CN201310329418.2
申请日：2013-07-31
Applicant: 哈尔滨工业大学
IPC: G06F11/22 , G01R31/3185 , G01R31/28
Abstract: 功耗约束下基于软核的三维SoC测试调度方法，属于三维SoC测试调度技术领域。本发明解决了在三维SoC中同时包含粗粒度、细粒度IP核的情况下，无法对三维SoC的测试时间进行优化的问题。具体过程为：基于软核的三维SoC包括粗粒度IP核和细粒度IP核，建立三维SoC测试调度的数学模型其中xij表示一个二进制变量，若IP核i和IP核j并行测试，则有xij=1，否则xij=0，tj为IP核j的测试时间，|M|表示一个SoC中的IP核总数，表示并行测试的各IP核测试时间的最大值，yi表示一个二进制变量，设IP核的标号j
-
Patent Agency Ranking
公开(公告)号：CN102495346B
公开(公告)日：2014-04-23
申请号：CN201110387760.9
申请日：2011-11-29
Applicant: 哈尔滨工业大学
IPC: G01R31/28
Abstract: 具有普遍适用性的集成电路芯片测试输出引脚优化方法，它涉及系统级芯片测试输出引脚优化方法。它为解决现有集成电路芯片测试方法未考虑被测试电路对测试电路结构产生的影响，进而造成测试电路结构复杂，测试电路硬件成本高的问题而提出。所述方法由如下几步骤实现：一：取两个相同的基准电路，并在其中一个注入故障，二：对两个基准电路施加相同的测试激励，三：观察测试响应并分别保存响应数据；四：对得到的测试响应数据进行分析；五：根据已知故障覆盖率的要求对输出引脚进行优化。本发明具有测试电路结构简单，硬件成本低的优点。本发明所述方法可广泛适用于各种组合电路并且通过改进也可以对时序电路进行输出引脚优化。
-
公开(公告)号：CN103699422A
公开(公告)日：2014-04-02
申请号：CN201310726411.4
申请日：2013-12-25
Applicant: 哈尔滨工业大学
IPC: G06F9/45
Abstract: 使用Perl语言对电路Verilog网表描述进行可测性设计的系统及方法，涉及集成电路可测性设计技术领域。本发明的目的是为可测性设计人员提供便捷的实现过程，提高电路可测性设计的效率和正确性，增加电路的可测性和可靠性，同时降低电路的测试成本。Verilog网表解析模块完成对待进行可测性设计的电路网表的解析过程，获得必要的信息；电路层次展开模块完成对使用自顶向下方式设计的电路的展开过程，使电路网表以底层元件的方式直接描述；触发器替换模块完成不可测触发器的替换过程，使其成为具有可测性的触发器；扫描链连接模块完成扫描链的连接；测试封装模块完成对最后的测试封装。本发明完全适于集成电路的可测性设计。
-
公开(公告)号：CN103472385A
公开(公告)日：2013-12-25
申请号：CN201310455614.4
申请日：2013-09-29
Applicant: 哈尔滨工业大学
IPC: G01R31/28
Abstract: 一种带故障注入功能的通用型电路故障仿真系统，属于电学领域，本发明为了解决现有的故障仿真系统由于缺乏有效的故障注入手段，而导致的无法准确、高效的获取故障数据，难以满足现有故障诊断方法时效性验证需求的问题。本发明所述故障注入模块与上位计算机通过LAN网络连接，通过解析上位计算机发出的控制命令，实现故障设置信号的传输和控制；故障注入模块的M路驱动信号输出端连接具有故障仿真功能的电路模块的M路驱动信号输入端，所述具有故障仿真功能的电路模块的电路故障仿真信号输出端连接数据采集模块的电路故障仿真信号输入端，其中，M为正整数；数据采集模块与上位计算机通过LAN网络实现连接，完成数据的交互。用于对各种电路板进行故障样本的采集。
-
公开(公告)号：CN102104508B
公开(公告)日：2012-12-26
申请号：CN201010612211.2
申请日：2010-12-29
Applicant: 哈尔滨工业大学
Abstract: 基于M模块的LXI设备中的M模块LL驱动层实现方法，属于自动测试领域，本发明为解决现有用于LXI设备的M模块驱动软件架构与硬件的无关性问题。本发明方法：M模块硬件接口控制逻辑由FPGA实现，M模块软件架构的LL驱动层驱动：用于实现M模块接口操作函数；HL驱动层驱动：调用LL驱动层的函数；测试功能相关应用层：将HL驱动层提供的函数接口重新封装；测试设备相关应用层：测试功能；LL驱动层分为用户态和内核态两部分架构，用户态采用uClinux应用程序进行FPGA设置及寄存器配置；内核态采用uClinux字符型驱动，进行ARM处理器的设置及寄存器配置；由系统调用及中断用户态和内核态的相应函数。
-
公开(公告)号：CN101794152B
公开(公告)日：2012-09-19
申请号：CN201010108885.9
申请日：2010-02-10
Applicant: 哈尔滨工业大学
IPC: H04L12/40
Abstract: 具有LVDS串行接口的嵌入式控制器及其控制方法，它涉及一种嵌入式控制器及其控制方法，它解决了目前尚无适用于复杂分布式测试系统的嵌入式控制器的问题。嵌入式控制器包括嵌入式计算机、第一FPGA和LVDS串行接口单元；所述嵌入式控制器的控制方法的过程为：当接收到外部其它计算机的调度指令时，执行调度指令；当接收到外部服务器的发送指令时，通过嵌入式计算机的LAN接口接收数据，并由第一FPGA将数据进行并串转换后通过LVDS串行接口单元输出，该方法还包括定时接收过程为：定时通过LVDS串行接口单元采集各外部功能模块的监测数据，然后由第一FPGA对数据进行串并转换后发送给嵌入式计算机，最后由嵌入式计算机通过LAN接口将数据上传。本发明适用于复杂分布式测试系统。
-
-
-
-
-
-
-
-
-
Search Results
89
records
(took 0.032 seconds)
