-
公开(公告)号：CN109494219A
公开(公告)日：2019-03-19
申请号：CN201711204383.4
申请日：2017-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088
CPC classification number: H01L27/088 , H01L21/823437 , H01L21/82345 , H01L21/823462 , H01L21/823828 , H01L21/823857 , H01L27/02 , H01L27/0203 , H01L27/04 , H01L27/092 , H01L27/0922 , H01L29/42364 , H01L29/517 , H01L29/66545
Abstract: 本公开涉及集成电路与其形成方法。在一些实施例中，第一氧化物组成位于中电压区中的基板上。第一高介电常数介电组成位于低电压区中的基板上，而第二高介电常数介电组成位于中电压区中的第一氧化物组成上。第一栅极与基板之间隔有第一高介电常数介电组成。第二栅极与基板之间隔有第一氧化物组成与第二高介电常数介电组成。
-
公开(公告)号：CN102956706A
公开(公告)日：2013-03-06
申请号：CN201210251909.5
申请日：2012-07-19
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/41775 , H01L29/0653 , H01L29/0692 , H01L29/1033 , H01L29/1045 , H01L29/78 , H01L29/7823 , H01L29/7835
Abstract: 一种半导体器件包括：有源区域，具有沟道区域和至少一个翼区域，该至少一个翼区域与位于栅极介电层下方的沟道区域相邻。至少一个翼区域可以为在沟道区域两侧的两个对称翼区域。
-
公开(公告)号：CN110783192B
公开(公告)日：2024-05-24
申请号：CN201910697363.8
申请日：2019-07-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/335 , H01L21/336 , H01L29/775 , H01L29/78 , H01L29/161 , H01L29/165 , H01L21/8238 , H01L27/092
Abstract: 在制造半导体器件的方法中，在底部鳍结构上方形成鳍结构，其中包含Ge的第一半导体层和第二半导体层交替堆叠。增大第一半导体层中的Ge浓度。在鳍结构上方形成牺牲栅极结构。在鳍结构的源极/漏极区上方形成源极/漏极外延层。去除牺牲栅极结构。去除沟道区中的第二半导体层，从而释放其中Ge浓度增大的第一半导体层。在Ge浓度增大的第一半导体层周围形成栅极结构。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN109728092B
公开(公告)日：2023-05-26
申请号：CN201810599213.9
申请日：2018-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L27/092
Abstract: 本公开提供一种包括第一晶体管的全包覆式栅极结构。所述第一晶体管包括：半导体衬底，其具有顶部表面；第一纳米线，其在所述半导体衬底的所述顶部表面上方且在第一源极与第一漏极之间；第一栅极结构，其在所述第一纳米线周围；内间隔件，其在所述第一栅极结构与所述第一源极和所述第一漏极之间；和隔离层，其在所述半导体衬底的所述顶部表面与所述第一源极和所述第一漏极之间。本公开还提供一种用于制造本文中所描述的所述全包覆式栅极结构的方法。
-
公开(公告)号：CN109103262B
公开(公告)日：2023-02-28
申请号：CN201711290240.X
申请日：2017-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/786 , H01L21/336
Abstract: 形成半导体器件的方法包括：提供半导体结构，半导体结构包括从第一区延伸到第二区的第一半导体材料。该方法还包括去除第二区中的第一半导体材料的部分以形成凹槽，该凹槽暴露设置在第一区中的第一半导体材料的侧壁；形成覆盖侧壁的介电材料；当介电材料覆盖侧壁时，在邻近介电材料的第二区中外延生长第二半导体材料；以及形成包括第一半导体材料的第一鳍和和包括第二半导体材料的第二鳍。本发明的实施例还涉及半导体结构及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN115513296A
公开(公告)日：2022-12-23
申请号：CN202211280913.4
申请日：2017-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/737 , H01L29/06 , H01L21/336 , H01L21/331
Abstract: 结构包括：衬底，包括第一半导体材料；介电部件，嵌入在衬底中；以及第二半导体材料，嵌入在衬底中，第二半导体材料与第一半导体材料具有晶格失配，第二半导体材料具有两个上侧壁和两个下侧壁，两个上侧壁与介电部件接触，两个下侧壁与衬底接触，两个下侧壁非垂直于衬底的顶面，介电部件的最底部分低于两个下侧壁的最顶部分。本发明的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN109560081B
公开(公告)日：2021-01-29
申请号：CN201811107942.4
申请日：2018-09-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L23/528
Abstract: 在一些实施例中，提供一种集成电路以及一种集成电路的形成方法。此集成电路可包含设置于半导体基板中的内部环形隔离结构。再者，此内部环形隔离结构界定出装置区。设置内部环形井于半导体基板中，并围绕此内部环形隔离结构。配置复数个虚设栅极于内部环形井之上。再者，配置此些虚设栅极于层间介电层中。
-
公开(公告)号：CN110676304A
公开(公告)日：2020-01-10
申请号：CN201910439996.9
申请日：2019-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 一种制造半导体器件的方法包括：在半导体衬底上形成沿第一方向延伸的多个鳍结构。每个鳍结构包括靠近半导体衬底的第一区域和远离半导体衬底的第二区域。在第一相邻鳍结构对的第一区域之间形成导电层。在鳍结构的第二区域上方形成沿与第一方向基本垂直的第二方向延伸的栅电极结构，并且在栅电极结构上形成包括至少一条导线的金属化层。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN110649095A
公开(公告)日：2020-01-03
申请号：CN201910354387.3
申请日：2019-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/775 , H01L29/786 , H01L21/335 , H01L21/336 , B82Y10/00
Abstract: 本揭露是有关于一种半导体装置，即纳米线场效晶体管装置包含配置为半导体主体的纳米线条带的垂直堆叠。一个或多个顶部纳米线条带后退且较堆叠于下方的其余纳米线条带短。内间隔物均匀地形成于后退的纳米线条带及其余的纳米线条带附近。源极/漏极结构形成于内间隔物的外部，且栅极结构形成于内间隔物的内部，其中内间隔物围绕纳米线条带。
-
公开(公告)号：CN109585526A
公开(公告)日：2019-04-05
申请号：CN201810918231.9
申请日：2018-08-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/165 , H01L29/267 , H01L29/04 , H01L21/02
Abstract: 半导体衬底包括第一材料层，第一材料层由第一材料制成并且包括多个突起；以及第二材料层，第二材料层由与第一材料不同的第二材料制成、填充多个突起之间的空间并且覆盖多个突起。每个突起均包括尖端和在尖端处会聚的多个小平面，并且相邻突起的相邻小平面彼此接触。本发明的实施例还涉及半导体衬底的制造方法。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.031 seconds)
