公开(公告)号：CN112018035B

公开(公告)日：2023-09-12

申请号：CN202010150288.6

申请日：2020-03-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄麟淯 ,  王圣璁 ,  张家豪 ,  林天禄 ,  林佑明 ,  王志豪

IPC: H01L21/8234 ,  H01L27/088

Abstract: 旨在提供源极/漏极隔离结构的方法和结构，该方法包括提供具有与第二源极/漏极区域相邻的第一源极/漏极区域的器件。在第一和第二源极/漏极区域之间以及第二源极/漏极区域的暴露的第一部分上方沉积掩模层。在沉积掩模层之后，蚀刻ILD层的设置在掩模层的任一侧上的第一部分，而基本不蚀刻掩模层，以暴露第二源极/漏极区域的第二部分并且暴露第一源极/漏极区域。在蚀刻ILD层的第一部分之后，蚀刻掩模层以形成L形掩模层。在形成L形掩模层之后，在暴露的第一源极/漏极区域上方形成第一金属层，并且在第二源极/漏极区域的暴露的第二部分上方形成第二金属层。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN116565008A

公开(公告)日：2023-08-08

申请号：CN202310245780.5

申请日：2023-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游家权 ,  张家豪 ,  江国诚 ,  王志豪 ,  王圣璁 ,  谌俊元 ,  游力蓁 ,  黄麟淯 ,  苏焕杰

IPC: H01L29/423 ,  H01L21/28 ,  H10B10/00

Abstract: 器件包括栅电极和围绕栅电极的栅极电介质。栅电极围绕纳米结构。纳米结构包括堆叠的纳米片。栅极电介质由高k(HK)材料形成。HK材料在与相邻器件对准的方向上覆盖栅电极的侧壁。使HK材料的部分从侧壁凹进并且由具有小于HK材料的介电常数和大于HK材料的电隔离能力的介电材料再填充。利用介电材料替换栅电极的侧壁上方的HK材料增强了栅电极与相邻接触件之间的电隔离。因此，它可以减少集成电路(IC)的缩放晶体管中金属栅极(MG)接触件和金属至器件(MD)接触件之间的漏电。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN115064492A

公开(公告)日：2022-09-16

申请号：CN202210430533.8

申请日：2022-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 饶孟桓 ,  黄麟淯 ,  王圣璁 ,  苏焕杰 ,  庄正吉 ,  王志豪

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种半导体装置，包括基板和包绕至少一个垂直堆叠纳米结构通道的栅极结构。此装置包括邻接栅极结构的源极/漏极区和源极/漏极区上方的源极/漏极接触件。此装置包括蚀刻停止层，横向位于源极/漏极接触件与栅极结构之间，并具有与源极/漏极接触件接触的第一侧壁及相反于第一侧壁的第二侧壁。此装置包括源极/漏极接触隔离结构，埋设于源极/漏极接触件，并具有与蚀刻停止层的第二侧壁大抵共平面的第三侧壁。

公开(公告)号：CN114551354A

公开(公告)日：2022-05-27

申请号：CN202210096413.9

申请日：2022-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄正吉 ,  苏焕杰 ,  王圣璁 ,  黄麟淯 ,  王志豪

IPC: H01L21/8234 ,  H01L27/088

Abstract: 提供了半导体结构及其形成方法。在一个实施例中，半导体结构包括：有源区，位于衬底上方；栅极结构，设置在有源区上方；以及栅极触点，包括：下部，设置在栅极结构上方，和上部，设置在下部上方。

公开(公告)号：CN112420613A

公开(公告)日：2021-02-26

申请号：CN202010850307.6

申请日：2020-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄麟淯 ,  王圣璁 ,  张家豪 ,  林天禄 ,  林佑明 ,  王志豪

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本申请一方面提供一种形成半导体器件的方法，包括：在鳍部上方形成第一伪栅极和第二伪栅极，所述鳍部在衬底之上突出；分别用第一金属栅极和第二金属栅极替换所述第一伪栅极和所述第二伪栅极；在所述第一金属栅极和所述第二金属栅极之间形成介电切割图案，与所述第一金属栅极和所述第二金属栅极相比，所述介电切割图案从所述衬底延伸得更远；在所述第一金属栅极、所述第二金属栅极、以及所述介电切割图案上方形成图案化的掩模层，所述图案化的掩模层中的开口暴露出所述开口下面的所述第一金属栅极的一部分、所述第二金属栅极的一部分、以及所述介电切割图案的一部分；用第一导电材料填充所述开口；以及使所述第一导电材料凹进到所述介电切割图案的上表面的下方。本申请另一方面提供一种半导体器件。

公开(公告)号：CN110828573A

公开(公告)日：2020-02-21

申请号：CN201910725539.6

申请日：2019-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王圣璁 ,  张家豪 ,  林佑明 ,  王志豪

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/417

Abstract: 一种形成半导体装置的方法，此方法包括在第一外延源极/漏极部件上形成第一虚设源极/漏极接触物于层间介电层中，以及在第二外延源极/漏极部件上形成第二虚设源极/漏极接触物于层间介电层中。此方法还包括将第一虚设源极/漏极接触物的一部分、第二虚设源极/漏极接触物的一部分以及设置于第一虚设源极/漏极接触物和第二虚设源极/漏极接触物之间的层间介电层的一部分移除，以形成第一沟槽。此方法还包括将第一虚设源极/漏极接触物的留下部分移除以形成第二沟槽，并且在第一沟槽和第二沟槽中形成金属源极/漏极接触物。此方法中，第一虚设源极/漏极接触物和第二虚设源极/漏极接触物包含与层间介电层的介电材料不同的介电材料。