-
公开(公告)号：CN109558649B
公开(公告)日：2023-06-09
申请号：CN201811327576.3
申请日：2018-11-08
Applicant: 北京控制工程研究所
IPC: G06F30/327 , G06F30/3308 , G06F30/25
Abstract: 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法，通过构建参数化的寄存器故障仿真模型，将芯片网表中的正常寄存器仿真模型随机替换为寄存器故障仿真模型，替换的数量由空间环境设置的宇航芯片的错误翻转率和芯片中寄存器的总数决定，寄存器的错误发生时间在0到最大仿真时间中随机选择，通过仿真工具模拟仿真故障模块行为，进而验证芯片级寄存器容错策略的有效性。本发明无需分析代码，也无需单独设计测试用例，既可以对单粒子效应软错误进行仿真，也可对高能单粒子效应形成的硬错误进行仿真。本发明的方法可以支持宇航辐射加固研究，可以应用于单粒子效应故障容错设计的验证分析。
-
公开(公告)号：CN108647161A
公开(公告)日：2018-10-12
申请号：CN201810340474.9
申请日：2018-04-17
Applicant: 北京控制工程研究所
Abstract: 一种记录访存地址历史的硬件监测电路，包括监测区域配置单元、仲裁控制单元、标记存储器、标记位计数单元、优先级内容寻址存储体j、二级优先级内容寻址存储体、多路选择器。本发明与现有技术相比，通过采用两级优先级内容寻址存储体，可对多个非连续的地址空间进行监测，监测粒度可以进行配置选择，实现监测范围和监测粒度的折衷优化，为热备份计算机中单机失步后的数据信息同步过程提供了硬件支持。
-
公开(公告)号：CN105141291B
公开(公告)日：2018-02-09
申请号：CN201510346149.X
申请日：2015-06-19
Applicant: 北京控制工程研究所
IPC: H03K3/02
Abstract: 一种基于单相位时钟的抗辐射触发器电路结构，包括时钟生成模块、数据滤波模块、第一单相位时钟基本触发器模块、第二单相位时钟基本触发器模块、第三单相位时钟基本触发器模块、第一DICE加固模块、第二DICE加固模块、第三DICE加固模块、第一C单元模块、第二C单元模块、第三C单元模块和选举模块。本发明触发器电路结构采用单相时钟技术，与现有的触发器技术相比，不仅节省了面积开销并降低功耗，而且避免了主从结构触发器中的时序冗余，提升触发器的时序性能，另外本发明触发器电路结构采用混合DICE+TMR结构，提高了触发器的触发脉冲，增强了抗单粒子翻转和单粒子脉冲的能力。
-
公开(公告)号：CN104063295A
公开(公告)日：2014-09-24
申请号：CN201410295331.2
申请日：2014-06-26
Applicant: 北京控制工程研究所
Abstract: 一种多核操作系统可重构容错启动方法，设置同步信号为初始状态，设置自旋锁为未被占用；各处理器核完成初始化后，申请自旋锁；申请到自旋锁的处理器核进入核间互斥访问的临界区，其余处理器核阻塞在自旋锁上；第一个申请到自旋锁的处理器核将自己的处理器核ID设置为主核ID号，并设置同步信号，然后释放自旋锁；后续申请到自旋锁的处理器核通过读取到的值得知自己为从核，且主核ID对应的处理器核为主核，释放自旋锁；主核完成内存、总线设备及操作系统内核的初始化后通过设置核间同步信号启动从核，使主核和从核同时开始任务调度。本发明能够在主核故障时仍能正常启动其他处理器核运行，提高了多核计算机的可靠性。
-
公开(公告)号：CN110138665B
公开(公告)日：2021-07-09
申请号：CN201910389470.4
申请日：2019-05-10
Applicant: 北京控制工程研究所
IPC: H04L12/771 , H04L12/935 , H04Q11/00
Abstract: 本发明提供了一种吉比特级SpaceWire路由器，属于路由器技术领域。本发明实施例提供的吉比特级SpaceWire路由器，通过光纤接收外部收发器发送的串行编码后通过16B/20B编解码器将所述串行编码转换为并行数据，对所述并行数据进行协议处理后得到上行数据，所述上行数据进行数据转发后重新对所述并行数据进行协议处理得到下行数据，通过16B/20B编解码器将下行数据转换为串行数据，通过光纤将转换的串行数据发送给所述外部收发器，既提高了物理带宽上限，又使得一个时钟周期能够处理16位信息，达到了DS编码数据处理能力的16倍，实现最大数据传输率能够超过1Gbps。
-
Patent Agency Ranking
公开(公告)号：CN107463442B
公开(公告)日：2020-09-18
申请号：CN201710566062.2
申请日：2017-07-12
Applicant: 北京控制工程研究所
IPC: G06F9/50
Abstract: 本发明提出了一种星载多核SoC任务级负载均衡并行调度方法，步骤如下：将多核任务控制块TCB作为节点构建全局任务调度队列；调度器模块初始化时创建4个优先级最低的空闲任务，并加入全局任务调度队列OSTaskRdyList；多核SoC系统的多个处理器核并行运行调度器模块；调度器模块采用自旋锁访问全局任务调度队列OSTaskRdyList，从全局任务调度队列OSTaskRdyList中取得当前优先级最高的任务T1；调度器模块查找空闲的处理器核或者运行最低优先级任务的处理器核，把优先级最高的任务调度到该处理器核上。本发明解决了多任务在多核SoC上均衡分配和并行运行的问题，大幅度提高了多核SoC的计算和处理效率。
-
公开(公告)号：CN108647161B
公开(公告)日：2020-07-14
申请号：CN201810340474.9
申请日：2018-04-17
Applicant: 北京控制工程研究所
Abstract: 一种记录访存地址历史的硬件监测电路，包括监测区域配置单元、仲裁控制单元、标记存储器、标记位计数单元、优先级内容寻址存储体j、二级优先级内容寻址存储体、多路选择器。本发明与现有技术相比，通过采用两级优先级内容寻址存储体，可对多个非连续的地址空间进行监测，监测粒度可以进行配置选择，实现监测范围和监测粒度的折衷优化，为热备份计算机中单机失步后的数据信息同步过程提供了硬件支持。
-
公开(公告)号：CN106339531B
公开(公告)日：2019-07-12
申请号：CN201610676527.5
申请日：2016-08-16
Applicant: 北京控制工程研究所
IPC: G06F17/50
Abstract: 一种C单元加固的组合逻辑单元电路结构生成方法，首先根据选取需要加固的组合逻辑单元，分别加入C单元电路结构，得到加固组合逻辑单元及元逻辑描述，然后根据加固组合逻辑单元逻辑描述生成测试向量，遍历C单元中MOS管宽度，得到延时最小值对应的MOS管宽度值，进而得到加固组合逻辑单元电路结构，最后使用测试向量对得到的加固组合逻辑单元电路结构进行测试，得到特征化参数。
-
公开(公告)号：CN105024687B
公开(公告)日：2019-06-18
申请号：CN201510424158.6
申请日：2015-07-17
Applicant: 北京控制工程研究所
IPC: H03K19/0944
Abstract: 本发明涉及一种基于DICE和TMR的抗辐射触发器电路，包括时钟生成模块、数据滤波模块、第一主DICE加固模块、第二主DICE加固模块、第三主DICE加固模块、第一从DICE加固模块、第二从DICE加固模块、第三从DICE加固模块、第一C单元模块、第二C单元模块、第三C单元模块和选举模块。本发明触发器采用TMD和DICE结构混合的电路结构，与现有的触发器技术相比，大幅提升了整体电路的抗辐射性能，增强了抗单粒子翻转和单粒子瞬时脉冲的能力。
-
公开(公告)号：CN105069052B
公开(公告)日：2018-10-09
申请号：CN201510441109.3
申请日：2015-07-24
Applicant: 北京控制工程研究所
IPC: G06F17/30
Abstract: 本发明一种星载操作系统集成的故障快速自主处理方法，步骤如下：(1)为每种故障分配一个故障代码，并由用户自定义故障处理函数，作为一个记录项，以hash表的方式组织，实现以故障代码为关键字的快速插入和快速查找；(2)在星载操作系统运行过程中，当内核检测到故障时把故障代码发送到一个消息队列，通过消息队列取得故障消息，根据故障代码在hash表中进行查找，得出故障诊断的详细结果，并进行处理。本发明提供了应用层面的一种故障诊断和处理机制，能够采用软件手段有效解决系统中处理器中断或陷阱无法识别和处理的故障问题。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.024 seconds)
