公开(公告)号：CN108073740B

公开(公告)日：2021-05-28

申请号：CN201611013354.5

申请日：2016-11-17

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 王似飞 ,  沈磊 ,  叶翼 ,  李小南 ,  吴昌

IPC: G06F30/34 ,  G06F30/392

Abstract: 一种FPGA详细布局的模拟退火方法，根据合法化布局后形成的初始布局计算模拟退火的初始温度，移动单元模块对当前布局进行优化，根据单元模块移动的接受率，在初始温度基础上对单目标的温度值进行固定比例的迭代调节，采用归一化系数对多目标的目标值进行归一化，采用温度比例系数对经过迭代调节后的单目标温度值进行修正迭代计算，得到多目标的温度值。本发明在单目标优化的基础上，对多目标优化进行了归一化处理和比例系数调节，保证了优化结果的一致性和多目标优化的有效性，消除了传统模拟退火方法中降温策略的不合理对布局的质量和速度造成的影响，调节后的温度更利于布局质量和速度的提高。

公开(公告)号：CN107967372B

公开(公告)日：2021-05-28

申请号：CN201610914808.X

申请日：2016-10-20

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 王似飞 ,  李佐渭 ,  沈磊 ,  翟四通 ,  吴昌

IPC: G06F30/347

Abstract: 一种FPGA总体布局合法化方法，首先采用整数规划和网络流的方式对宏模块进行合法化，然后采用分级的整数规划的方式对有约束的标准单元进行合法化，最后采用分级的网络流的方式对无约束的标准单元进行合法化。本发明通过分级处理不同类型不同约束的单元模块的合法化，通过小范围的单元移动，在尽量小的破坏总体布局结果的情况下进行合法化操作，确保总体布局的有效性，通过减少局部拥挤度，减少合法化对总体布局的破坏，通过分级的方式很容易扩展合法化框架，合法化布局的效率明显提高。

公开(公告)号：CN112257368A

公开(公告)日：2021-01-22

申请号：CN201910590166.6

申请日：2019-07-02

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 王似飞 ,  杨琼华 ,  陈富强 ,  徐烈伟 ,  吴昌 ,  李小南

IPC: G06F30/34

Abstract: 一种时钟布局方法、装置、EDA工具及计算机可读存储介质，所述方法包括：在时钟源布局结束后，且FPGA器件上提供的时钟资源小于或等于所需时钟资源时，初始化所述FPGA器件上所有全局时钟的可用时钟域集及代价；基于初始化的结果，判断所述FPGA器件上是否存在时钟资源溢出的时钟域；当存在时钟资源溢出的时钟域时，对所述存在时钟资源溢出的时钟域内的全局时钟进行时钟约束，直至所述FPGA器件上各个时钟域内均没有时钟资源溢出。采用上述方案，可以缩短时钟布局所需的时间，并且可以提高布局整体质量。