权重稀疏神经网络芯片的数据流方法及系统

    公开(公告)号:CN111782356A

    公开(公告)日:2020-10-16

    申请号:CN202010496091.8

    申请日:2020-06-03

    Abstract: 本发明提供了一种权重稀疏神经网络芯片的数据流方法及系统,包括:步骤S1:针对卷积核稀疏度随输入变化的特点,设计适应稀疏度变化的串行计算的内层循环方案;步骤S2:针对卷积核稀疏度不同可能导致的计算单元间不同步的问题,设计并行计算的方案;步骤S3:为优化输入及输出缓存,设计串行计算的外层循环方案。本发明解决了卷积核稀疏度不同导致的部分硬件资源闲置的问题以及不同计算单元计算的卷积核稀疏度不同导致的计算单元间的同步问题。

    一种基于忆阻器的神经网络加速器中激活函数的实现方法

    公开(公告)号:CN111260048A

    公开(公告)日:2020-06-09

    申请号:CN202010038189.9

    申请日:2020-01-14

    Abstract: 本发明公开了一种基于忆阻器的神经网络加速器中激活函数的实现方法,包括:改造传统的CORDIC算法(改造后的算法称为RRAM-CORDIC算法),使其适合于用忆阻器阵列来运算,然后改造忆阻器阵列电路,使其适合于执行RRAM-CORDIC算法,从而能够运算超越函数,从而能够运算激活函数。本发明的有益效果在于,通过RRAM-CORDIC算法可以实现各种基于RRAM的激活函数计算,可以根据对精度、运算速度和互连方式与所需要计算的激活函数的种类等需求进行选择,消除了实现超越函数的CMOS电路,可以用更多的计算资源交换矩阵向量乘,从而在RRAM中大大提高了运算效率。

    基于格基规约和K-Best的软输出MIMO检测方法

    公开(公告)号:CN110504995A

    公开(公告)日:2019-11-26

    申请号:CN201910589509.7

    申请日:2019-07-02

    Abstract: 一种基于格基规约和K-Best的软输出MIMO检测方法,对MIMO系统的信道矩阵进行Cholesky分解和格基规约处理,同时变换接收向量。在格基域进行广度优先树搜索,规定子节点的展开方式。将树搜索得到的候选列表由格基域转换回星座点域,并将各路径按路径度量大小进行排序,计算各比特软信息以完成信号检测。本发明以较低的延迟、计算复杂度和存储需求,进一步缩小了检测算法与最优MIMO检测性能的差距。

    一种基于忆阻器阵列潜流路径的加法器快速计算方法

    公开(公告)号:CN109521993A

    公开(公告)日:2019-03-26

    申请号:CN201811299086.7

    申请日:2018-11-02

    Abstract: 本发明公开了一种基于忆阻器阵列潜流路径的加法器快速计算方法,包括如下步骤:1)进位潜流路径映射,预先计算RG,RD和RP的状态,确定不同位的进位计算途径;2)构造串行进位链,由于阵列结构无法形成进位传播路径,因此需要定制一条由RP控制的进位传播路径,以应对步骤1)中的RP;3)求和计算各比特位进位计算完成后,通过相应的逻辑实现并行完成所有位的求和计算。本发明基于忆阻器存储阵列的加法器设计,利用HSPICE,新型非易失存储器仿真工具NVSim对本设计进行测试,从计算性能,面积开销和功耗开销三方面都有显著提升。

    一种面向三维集成电路中TSV的抗串扰编码方法

    公开(公告)号:CN105245233B

    公开(公告)日:2019-01-18

    申请号:CN201510561100.6

    申请日:2015-09-06

    Abstract: 本发明公开了一种面向三维集成电路中TSV的抗串扰编码方法,包括如下步骤:步骤一,计算当前周期信号跳转的情况;步骤二,计算阵列中每个位置的串扰电压大小;步骤三,计算阵列中每个位置的信号完整度情况;步骤四,把完整性较差的信号取反,通过本发明,可以降低串扰对信号完整性的影响。

    高线性度的相位插值器
    27.
    发明公开

    公开(公告)号:CN106656116A

    公开(公告)日:2017-05-10

    申请号:CN201611226731.3

    申请日:2016-12-27

    Abstract: 本发明提供一种高线性度的相位插值器,包括:一负载电路,所述负载电路连接一等电位端;一差分对组,所述差分对组连接所述负载电路、一第一信号输入端、一第二信号输入端、一第三信号输入端和一第四信号输入端;一主电流源偏置阵列,所述主电流源偏置阵列连接所述差分对组、一象限控制信号输入端、一第一相位控制信号输入端和一第一偏置电压输入端;和两副电流源偏置阵列,两副电流源偏置阵列分别连接所述主电流源偏置阵列、一第二相位控制信号输入端和一第二偏置电压输入端。本发明的一种高线性度的相位插值器,可以获得高线性度的相位输出。

    基于循环流水计算的片上阵列系统

    公开(公告)号:CN103761213A

    公开(公告)日:2014-04-30

    申请号:CN201410052187.X

    申请日:2014-02-14

    Abstract: 本发明提供了一种基于循环流水计算的片上阵列系统,包括片上总线协议接口接收并解释高级精简指令集处理器的命令流,翻译成相应的控制代码后,对内嵌式直接存储器访问单元、内部存储器、阵列控制单元进行配置和协调;处理单元阵列为4乘4的处理单元组成的阵列,每行处理单元之间由一级路由器连接,处理单元阵列在阵列控制单元的控制下进行循环流水运算,每个处理单元接收路由器发送的配置指令来完成相应的计算;内部存储器分成并行工作的两个存储体;整个处理单元阵列通过内嵌式直接存储器访问单元与外部存储器进行数据的交换。本发明能够实现明显的性能增益,并在实现复杂度、运行效率与通用性中达到了一个权衡。

    一种硅通孔三维耦合串扰噪声模型及其建模方法

    公开(公告)号:CN103413001A

    公开(公告)日:2013-11-27

    申请号:CN201310363315.8

    申请日:2013-08-19

    Abstract: 本发明公开一种硅通孔三维耦合串扰噪声模型及其建模方法,该建模方法包括如下步骤:输入TSV制造工艺信息;依照实际生产的TSV互连结构,将垂直高度分为几段,计算每段或每层中各个材料的阻抗;由制造工艺偏差所引入的相同介质层阻抗偏差,可通过将高度分段细化,单独计算各段阻抗值获得,将计算后的各段阻抗连接构成RCGL电路模型;计算相邻TSV构成的双端口RCGL电路间的噪声传输函数表达式,本发明将模型细化为不同高度段,可有效用于TSV故障模型的建立,经验证,本发明具有较高的准确度,并且建模快速,有着很好的可扩展性。

    视频解码宏块预测与边界滤波中相邻块信息的处理方法

    公开(公告)号:CN101924938B

    公开(公告)日:2012-09-05

    申请号:CN201010250034.8

    申请日:2010-08-11

    Abstract: 一种视频解码技术领域的视频解码宏块预测与边界滤波中相邻块信息的处理方法,使用10个寄存器保存相邻块消息,对左上角的4×4分割块进行下标映射处理,并经偏移计算得到左块、上块、右块和左上块的寄存器编号,采用现有技术处理完后,进行更新下标映射处理,直至完成对整个宏块的处理后,对寄存器进行宏块更新处理,得到新的行缓存内容和相邻寄存器信息,从而进行下一个宏块的处理。本发明适用于H.264和AVS解码中的宏块预测与边界滤波强度计算,能有效的减少相邻块寄存器的存储空间,并复用和简化硬件设计,提高视频解码效率。

Patent Agency Ranking