-
公开(公告)号：CN1577792A
公开(公告)日：2005-02-09
申请号：CN200410063476.6
申请日：2004-07-06
Applicant: 三星电子株式会社
CPC classification number: H01L27/0629 , H01L27/0802 , H01L27/105 , H01L27/11526 , H01L27/11529 , H01L27/11531 , H01L28/20
Abstract: 通过在衬底上形成电阻器图形而形成集成电路器件。在电阻器图形上形成层间介质层。构图层间介质层，以形成露出电阻器图形的至少一个开口。形成填充至少一个开口的栓塞图形，以及使用相同的材料形成栓塞图形和电阻器图形。
-
公开(公告)号：CN108461502B
公开(公告)日：2024-01-19
申请号：CN201810153746.4
申请日：2018-02-22
Applicant: 三星电子株式会社
Abstract: 本公开提供了三维半导体存储器件。一种三维半导体存储器件可以包括垂直地穿过三维半导体存储器件的单元阵列区域中的堆叠结构的上结构和下结构的垂直沟道结构。垂直沟道结构可以具有在垂直沟道结构中的上结构与下结构相遇的水平面处具有台阶轮廓的侧壁。垂直虚设结构可以在该三维半导体存储器件的连接区域中垂直地穿过由上结构和下结构限定的阶梯结构，并且垂直虚设结构可以具有在上结构与下结构相遇的水平面处具有平坦轮廓的侧壁。
-
公开(公告)号：CN117042456A
公开(公告)日：2023-11-10
申请号：CN202310855354.3
申请日：2017-07-11
Applicant: 三星电子株式会社
Abstract: 一种垂直存储器件包括：包括单元区和外围电路区的衬底，在基本上垂直于衬底的上表面的垂直方向上顺序地堆叠在衬底的单元区上的栅电极，在单元区上并在垂直方向上延伸穿过栅电极的沟道，在外围电路区上并在垂直方向上延伸的第一下接触插塞，在外围电路区上与第一下接触插塞相邻并在垂直方向上延伸的第二下接触插塞，以及电连接到第一下接触插塞的第一上布线。第一上布线被配置为将电信号施加到第一下接触插塞。第二下接触插塞不被电连接到配置为施加电信号的上布线。
-
公开(公告)号：CN108573979B
公开(公告)日：2023-06-30
申请号：CN201810156960.5
申请日：2018-02-24
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括多个堆叠结构和多个分离绝缘层，所述多个堆叠结构包括顺序地堆叠在衬底上并且沿第一方向设置的栅电极，所述多个分离绝缘层的每一个设置在所述堆叠结构之间。多个竖直柱穿透每个堆叠结构并且连接到所述衬底。多个位线设置在所述竖直柱上并且沿第一方向跨所述堆叠结构延伸。多个位线接触结构将所述竖直柱连接到所述位线。多个第一单元虚拟线设置在所述多个分离绝缘层上，并沿与所述第一方向交叉的第二方向延伸。
-
公开(公告)号：CN105374824B
公开(公告)日：2021-09-28
申请号：CN201510486525.5
申请日：2015-08-10
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582 , H01L27/11524 , H01L27/1157
Abstract: 一种半导体器件可以包括：绝缘层，在基板上提供为一体；第一栅电极和第二栅电极，设置在绝缘层上，第一栅电极和第二栅电极在平行于基板的顶表面的第一方向上延伸；第一沟道结构，穿过第一栅电极和绝缘层从而连接到基板；第二沟道结构，穿过第二栅电极和绝缘层从而连接到基板；以及接触，穿过第一栅电极与第二栅电极之间的绝缘层。接触可以连接到形成在基板中的公共源极区域，公共源极区域可以具有第一导电类型。此外，第一栅电极和第二栅电极可以在距离基板相同的水平处在第二方向上彼此间隔开，其中第二方向交叉第一方向并平行于基板的顶表面。
-
Patent Agency Ranking
公开(公告)号：CN109087930A
公开(公告)日：2018-12-25
申请号：CN201810600478.6
申请日：2018-06-12
Applicant: 三星电子株式会社
IPC: H01L27/22 , H01L27/24 , H01L27/11582 , G11C7/18
Abstract: 本发明提供一种半导体器件。半导体器件包括第一存储器区段以及第二存储器区段。第一存储器区段设置在衬底上。第二存储器区段垂直堆叠在第一存储器区段上。第一存储器区段设置在衬底与第二存储器区段之间。第一存储器区段包括闪存单元结构，且第二存储器区段包括可变电阻存储单元结构。闪存单元结构包括：至少一个单元串，包括串联连接到彼此的多个第一存储单元；以及位线，位于衬底上且连接到至少一个单元串。位线在垂直方向上夹置在至少一个单元串与第二存储器区段之间且连接到第二存储器区段。
-
公开(公告)号：CN109003977A
公开(公告)日：2018-12-14
申请号：CN201810466873.X
申请日：2018-05-16
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L27/24
CPC classification number: H01L27/228 , G11C5/025 , G11C11/1659 , H01L27/224 , H01L27/2436 , H01L27/2463 , H01L28/20 , H01L43/08
Abstract: 集成电路器件可包括：衬底，包括闪速存储器区及可变电阻存储器区；闪速存储器单元晶体管，包括与所述衬底的闪速存储器区交叠的单元栅极电极；可变电阻元件，与所述衬底的可变电阻存储器区交叠；以及选择晶体管，包括设置在所述衬底的可变电阻存储器区中的选择源极/漏极区。所述选择源极/漏极区可电连接到所述可变电阻元件。所述衬底可包括面对所述单元栅极电极及所述可变电阻元件的上表面，且所述衬底的上表面可从所述闪速存储器区连续地延伸到所述可变电阻存储器区。
-
公开(公告)号：CN108962910A
公开(公告)日：2018-12-07
申请号：CN201810466878.2
申请日：2018-05-16
Applicant: 三星电子株式会社
IPC: H01L27/1157
Abstract: 本公开提供了竖直存储器件。一种竖直存储器件包括在基板的第一区域上的导电图案结构，该导电图案结构包括交错的导电图案和绝缘层的堆叠。焊盘结构设置在基板的第二区域上，基板的第二区域与基板的第一区域相邻，其中导电图案的边缘设置在沿着第一方向间隔开的点处以提供布置为阶梯布置中的各台阶的导电焊盘。多个沟道结构延伸穿过导电图案结构，并且多个虚设沟道结构延伸穿过焊盘结构。各接触插塞设置在导电焊盘上。穿过导电焊盘的虚设沟道结构的每单位面积的数量是变化的。穿过导电焊盘的虚设沟道结构的宽度也可以变化。
-
公开(公告)号：CN104681561A
公开(公告)日：2015-06-03
申请号：CN201410696386.4
申请日：2014-11-26
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/11556 , G11C16/0483 , H01L27/11531 , H01L27/11548 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 本发明提供了一种三维半导体存储器器件。三维半导体存储器器件包括堆叠结构、垂直半导体图案、公共源极区以及阱拾取区。堆叠结构设置在第一导电类型的半导体层上。每个堆叠结构包括垂直地堆叠在彼此上的电极并在第一方向上延伸。垂直半导体图案穿过堆叠结构。第二导电类型的公共源极区设置在半导体层中。至少一个公共源极区设置在两个相邻的堆叠结构之间。至少一个公共源极区在第一方向上延伸。第一导电类型的阱拾取区设置在半导体层中。至少一个阱拾取区邻近至少一个堆叠结构的两端。
-
公开(公告)号：CN101510440B
公开(公告)日：2014-07-02
申请号：CN200910007531.2
申请日：2009-02-11
Applicant: 三星电子株式会社
IPC: G11C16/02 , G11C16/08 , H01L27/115
CPC classification number: G11C16/08
Abstract: 一种闪速存储器装置，可以包括存储单元阵列，存储单元阵列包括多个存储块，其中每个存储块具有设置在字线和位线的交叉处的存储单元，其中，多个存储块中的存储块彼此紧邻，并且限定存储块对。闪速存储器装置还可包括行选择电路，行选择电路被配置为响应于与存储地址相关联的存储操作来驱动字线，其中，行选择电路可包括位于每对存储块中所包括的存储块之间的相应屏蔽线，并且存储块对中的每个存储块在其间具有公共源线。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.029 seconds)
