公开(公告)号：CN116896885A

公开(公告)日：2023-10-17

申请号：CN202310250114.0

申请日：2023-03-13

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  梁时荣

IPC: H10B41/27 ,  H10B41/30 ,  H10B43/27 ,  H10B43/30

Abstract: 一种竖直半导体器件可以包括衬底、衬底上的图案结构、以及穿过图案结构的沟道孔中的沟道结构。图案结构可以包括沿与衬底的上表面垂直的竖直方向交替堆叠的绝缘图案和栅极结构。沟道结构可以沿竖直方向延伸。沟道结构可以包括沟道孔的内表面上的数据存储结构、接触数据存储结构的沟道、在沟道上位于沟道孔的下部的下图案、以及在沟道和下图案上的填充绝缘图案。沟道可以具有圆柱形状。下图案可以包括包含硅和锗的氧化物。

公开(公告)号：CN109494227B

公开(公告)日：2023-08-11

申请号：CN201811040526.7

申请日：2018-09-06

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  李相受 ,  金智美 ,  金泓奭 ,  卢镇台 ,  崔至薰 ,  安宰永 ,  李商勋

IPC: H10B41/27

Abstract: 一种半导体存储器件，具有：多个栅极，竖直地堆叠在衬底的顶表面上；竖直沟道，填充竖直延伸穿过多个栅极的竖直孔；以及存储层，在竖直孔中并围绕竖直沟道。竖直沟道包括填充衬底顶部中的凹陷部的部分的支架形下部和沿竖直孔竖直延伸并连接到下沟道的上部。竖直沟道的下部和上部之间的界面的至少一端被设置在不高于衬底的顶表面的高度处。

公开(公告)号：CN112670293A

公开(公告)日：2021-04-16

申请号：CN202011024561.7

申请日：2020-09-25

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  金成珍 ,  金智美 ,  金廷奂 ,  金赞炯

IPC: H01L27/11563 ,  H01L27/11578

Abstract: 公开了半导体存储器装置及其制造方法。一种半导体存储器装置包括：堆叠结构，其包括交替地堆叠在衬底上的多个电极和多个介电层；竖直沟道结构，其穿透堆叠结构；以及导电焊盘，其位于竖直沟道结构上。竖直沟道结构包括半导体图案和在半导体图案与电极之间的竖直介电图案。半导体图案的上部包括包含卤素元素的杂质区。半导体图案的上部与导电焊盘相邻。

公开(公告)号：CN112420723A

公开(公告)日：2021-02-26

申请号：CN202010836465.6

申请日：2020-08-19

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  金成珍 ,  金智美 ,  金廷奂 ,  金赞炯

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11578

Abstract: 一种三维半导体装置，包括：导电层，其位于衬底上并且包括第一导电类型的杂质；基体层，其位于导电层上；堆叠件，其包括下绝缘膜以及位于下绝缘膜上的栅电极和模制绝缘层，其中，基体层包括高介电材料；竖直结构，其包括穿过堆叠结构的竖直沟道层和设置在竖直沟道层与多个栅电极之间的竖直绝缘层，竖直结构在绝缘基体层中具有在宽度方向上延伸的延伸区域；以及隔离结构，其穿过堆叠结构、绝缘基体层和导电层，并且在与衬底的上表面平行的方向上延伸，其中，导电层具有延伸部分，延伸部分在竖直结构的延伸区域中沿着竖直沟道层的表面延伸。

公开(公告)号：CN112151552A

公开(公告)日：2020-12-29

申请号：CN202010545433.0

申请日：2020-06-15

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  金智美 ,  金东谦 ,  金成珍 ,  金廷奂 ,  金赞炯 ,  崔至薰

IPC: H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 一种垂直半导体装置，可以包括堆叠结构、沟道结构和下部连接结构。堆叠结构可以包括交替重复堆叠的绝缘层和栅电极。堆叠结构可以与衬底的上表面间隔开。沟道结构可以包括电荷存储结构和沟道。沟道结构可以穿过堆叠结构。下部连接结构可以形成在衬底上。下部连接结构可以与沟道和衬底电连接。下部连接结构的侧壁可以包括突出部，该突出部设置在从衬底的上表面开始的所述侧壁在竖直方向上的中心部分处。该垂直半导体装置可以具有高可靠性。

公开(公告)号：CN110518014A

公开(公告)日：2019-11-29

申请号：CN201910417914.0

申请日：2019-05-20

Applicant: 三星电子株式会社

Inventor： 李尚勋 ,  金成吉 ,  金智美 ,  申华彦 ,  李晙硕 ,  洪慧垠

IPC: H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 公开了一种三维半导体存储器器件及其制造方法。所述方法包括：在衬底上顺序地形成牺牲图案和源极导电层，在所述源极导电层上形成包括多个绝缘层和多个牺牲层的模具结构，形成穿透所述模具结构的多个垂直结构，形成穿透所述模具结构的沟槽，在所述沟槽的侧壁上形成牺牲隔离物，移除所述牺牲图案以形成水平凹陷区，移除所述牺牲隔离物，以及形成填充所述水平凹陷区的源极导电图案。

公开(公告)号：CN110010613A

公开(公告)日：2019-07-12

申请号：CN201811493187.8

申请日：2018-12-07

Applicant: 三星电子株式会社

Inventor： 崔至薰 ,  金东谦 ,  金成吉 ,  金智美 ,  李相受 ,  洪慧垠

IPC: H01L27/11556

Abstract: 一种三维半导体存储器件，包括：电极结构，其包括垂直堆叠在半导体层上的电极；垂直半导体图案，其穿透电极结构并连接到半导体层；以及垂直绝缘图案，其在电极结构与垂直半导体图案之间。垂直绝缘图案包括在电极结构的侧壁上的侧壁部分以及沿着半导体层的顶表面的一部分从侧壁部分延伸的突起。垂直半导体图案包括：垂直沟道部分，其具有第一厚度并沿着垂直绝缘图案的侧壁部分延伸；以及接触部分，其从垂直沟道部分延伸并沿着垂直绝缘图案的突起和半导体层的顶表面共形地延伸。接触部分具有大于第一厚度的第二厚度。

公开(公告)号：CN116896881A

公开(公告)日：2023-10-17

申请号：CN202310361496.4

申请日：2023-04-06

Applicant: 三星电子株式会社

Inventor： 金范书 ,  金成吉 ,  卢知训

IPC: H10B12/00

Abstract: 可以提供一种半导体存储器件，包括：衬底，包括由元件隔离层限定的有源区；位线，在衬底上沿第一方向延伸；存储接触部，在位线的两侧中的每一侧上，并连接到有源区；存储焊盘，在存储接触部上，并连接到存储接触部；以及信息存储部分，在存储焊盘上，并连接到存储焊盘，其中，存储接触部包括下存储接触部和在下存储接触部上的上存储接触部，下存储接触部的至少一部分在衬底中，下存储接触部的整个上表面与上存储接触部的整个下表面接触，并且下存储接触部和上存储接触部中的每一个包括半导体材料。

公开(公告)号：CN116249345A

公开(公告)日：2023-06-09

申请号：CN202211419129.7

申请日：2022-11-14

Applicant: 三星电子株式会社

Inventor： 金范书 ,  具宝蓝 ,  具滋玟 ,  金成吉 ,  金宗赫

IPC: H10B12/00

Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，包括由器件分离层限定的有源区域，有源区域包括第一部分和限定在第一部分的两侧上的第二部分；位线，与有源区域交叉并在基底上沿第一方向延伸；以及位线接触件，设置在基底与位线之间并直接连接到有源区域的第一部分。位线接触件包括凹入到基底中的凹进区域和在凹进区域上的上部区域，凹进区域的宽度随着距位线的距离增大而减小，凹进区域包括与基底形成边界并具有直线形状的斜面，并且凹进区域的斜面的起点低于器件分离层的上表面。

公开(公告)号：CN115249712A

公开(公告)日：2022-10-28

申请号：CN202210150868.4

申请日：2022-02-18

Applicant: 三星电子株式会社

Inventor： 姜相敏 ,  金成吉 ,  林芝承

IPC: H01L27/11524 ,  H01L27/11556 ,  H01L27/11548 ,  H01L27/11529

Abstract: 公开了半导体装置和包括该半导体装置的电子系统。该半导体装置包括：堆叠结构，其包括竖直地堆叠在半导体层上的电极；源极半导体图案，其位于半导体层与堆叠结构之间；支撑半导体图案，其位于堆叠结构与源极半导体图案之间；以及竖直结构，其穿透堆叠结构、支撑半导体图案和源极半导体图案。竖直结构包括竖直沟道图案，在竖直沟道图案中，侧壁的一部分与源极半导体图案接触。竖直沟道图案包括与堆叠结构相邻的上部分、与源极半导体图案相邻的下部分和与支撑半导体图案相邻的中部。上部分具有第一直径。下部分具有第二直径。中间部分具有小于第一直径和第二直径的第三直径。