公开(公告)号：CN117529090A

公开(公告)日：2024-02-06

申请号：CN202310958989.6

申请日：2023-08-01

Applicant: 三星电子株式会社

Inventor： 金范书 ,  具滋玟

IPC: H10B12/00

Abstract: 一种半导体器件包括：有源图案，所述有源图案沿基本上垂直于衬底的上表面的垂直方向从所述衬底的所述上表面突出；隔离图案，所述隔离图案覆盖所述有源图案的侧壁；外延层，所述外延层位于所述有源图案上并且包括掺杂有杂质的单晶硅；杂质区域，所述杂质区域在所述有源图案的位于所述外延层下方的部分中并且包括杂质；导电填充图案，所述导电填充图案位于所述外延层上；间隔物结构，所述间隔物结构位于所述导电填充图案的侧壁上；以及位线结构，所述位线结构位于所述导电填充图案上。

公开(公告)号：CN119947086A

公开(公告)日：2025-05-06

申请号：CN202411458532.X

申请日：2024-10-18

Applicant: 三星电子株式会社

Inventor： 宋秀娟 ,  具滋玟 ,  金范书 ,  金宗赫 ,  文大荣 ,  徐昌佑 ,  柳原锡 ,  郑天炯

IPC: H10B12/00

Abstract: 提供了包括位线的半导体装置。所述半导体装置包括：基底，包括第一有源区域；位线，在基底上，跨过第一有源区域；位线接触件，在位线与第一有源区域之间，并且在位线接触孔中，位线接触孔延伸到基底中；位线接触间隔件，在位线接触孔内的位线接触件的侧壁上；位线间隔件，在位线的侧壁上；抗氧化层，在位线的侧壁与位线间隔件之间以及位线接触件的侧壁与位线间隔件之间；以及掩埋接触件，在掩埋接触孔中，穿过位线接触间隔件，并且接触第一有源区域，其中，抗氧化层包括含硅材料，含硅材料包括SiOx，其中，0

公开(公告)号：CN116896879A

公开(公告)日：2023-10-17

申请号：CN202310347388.1

申请日：2023-04-03

Applicant: 三星电子株式会社

Inventor： 卢知训 ,  金范书 ,  金成吉

IPC: H10B12/00

Abstract: 一种半导体存储器件可以包括：衬底，包括衬底上由元件隔离层限定的有源区；字线，与有源区交叉并沿第一方向延伸；位线，在衬底上与有源区交叉并沿第二方向延伸；以及位线接触部，直接连接到位线和有源区。位线接触部可以在衬底与位线之间。位线接触部可以包括下位线接触部和上位线接触部，下位线接触部直接连接到有源区，上位线接触部在下位线接触部上并与下位线接触部接触。下位线接触部的上表面在第二方向上的宽度可以大于上位线接触部的下表面在第二方向上的宽度。

公开(公告)号：CN117279371A

公开(公告)日：2023-12-22

申请号：CN202310349415.9

申请日：2023-03-31

Applicant: 三星电子株式会社

Inventor： 金宗赫 ,  具滋玟 ,  金范书 ,  柳原锡

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10N70/20 ,  H01L23/528 ,  H10N59/00 ,  H10N79/00

Abstract: 可以提供一种半导体存储器件，包括：有源图案，由器件隔离图案限定；位线，在器件隔离图案和有源图案上在第一方向上延伸；位线封盖图案，包括依次堆叠在位线的上表面上的第一封盖图案、第二封盖图案和第三封盖图案；以及屏蔽图案，覆盖位线的一侧。屏蔽图案的上表面可以在比第一封盖图案的上表面低的高度处。

公开(公告)号：CN116896881A

公开(公告)日：2023-10-17

申请号：CN202310361496.4

申请日：2023-04-06

Applicant: 三星电子株式会社

Inventor： 金范书 ,  金成吉 ,  卢知训

IPC: H10B12/00

Abstract: 可以提供一种半导体存储器件，包括：衬底，包括由元件隔离层限定的有源区；位线，在衬底上沿第一方向延伸；存储接触部，在位线的两侧中的每一侧上，并连接到有源区；存储焊盘，在存储接触部上，并连接到存储接触部；以及信息存储部分，在存储焊盘上，并连接到存储焊盘，其中，存储接触部包括下存储接触部和在下存储接触部上的上存储接触部，下存储接触部的至少一部分在衬底中，下存储接触部的整个上表面与上存储接触部的整个下表面接触，并且下存储接触部和上存储接触部中的每一个包括半导体材料。

公开(公告)号：CN116249345A

公开(公告)日：2023-06-09

申请号：CN202211419129.7

申请日：2022-11-14

Applicant: 三星电子株式会社

Inventor： 金范书 ,  具宝蓝 ,  具滋玟 ,  金成吉 ,  金宗赫

IPC: H10B12/00

Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，包括由器件分离层限定的有源区域，有源区域包括第一部分和限定在第一部分的两侧上的第二部分；位线，与有源区域交叉并在基底上沿第一方向延伸；以及位线接触件，设置在基底与位线之间并直接连接到有源区域的第一部分。位线接触件包括凹入到基底中的凹进区域和在凹进区域上的上部区域，凹进区域的宽度随着距位线的距离增大而减小，凹进区域包括与基底形成边界并具有直线形状的斜面，并且凹进区域的斜面的起点低于器件分离层的上表面。