-
公开(公告)号：CN108155173A
公开(公告)日：2018-06-12
申请号：CN201711261582.9
申请日：2017-12-04
Applicant: 三星电子株式会社
IPC: H01L23/50 , H01L27/088
CPC classification number: H01L23/5226 , H01L21/76802 , H01L27/10814 , H01L27/10888 , H01L27/10894 , H01L27/11568 , H01L27/0886 , H01L23/50
Abstract: 一种半导体器件包括基板，该基板包括包含单元有源区域的单元阵列区域。绝缘图案在基板上。绝缘图案包括暴露单元有源区域并且延伸到单元有源区域中的直接接触孔。直接接触导电图案在直接接触孔中并且连接到单元有源区域。位线在绝缘图案上。位线连接到直接接触导电图案并且在垂直于绝缘图案的上表面的方向上延伸。绝缘图案包括包含非金属基电介质材料的第一绝缘图案和在第一绝缘图案上的第二绝缘图案。第二绝缘图案包括具有比第一绝缘图案的介电常数高的介电常数的金属基电介质材料。
-
公开(公告)号：CN107706179A
公开(公告)日：2018-02-16
申请号：CN201710673839.5
申请日：2017-08-07
Applicant: 三星电子株式会社
IPC: H01L27/108
CPC classification number: H01L23/5329 , H01L21/764 , H01L23/5222 , H01L23/5226 , H01L23/5283 , H01L27/10814 , H01L27/10855 , H01L27/2436 , H01L27/2463 , H01L27/10805
Abstract: 本公开提供了半导体存储器件。一种半导体存储器件包括：字线，在半导体基板中在第一方向上延伸；位线结构，在字线之上跨过并在交叉第一方向的第二方向上延伸；以及接触焊盘结构，在平面图中在字线之间且在位线结构之间。间隔物结构在位线结构与接触焊盘结构之间延伸。间隔物结构包括沿着位线结构的侧壁在第二方向上延伸的第一空气间隙以及围绕每个接触焊盘结构并且联接到第一空气间隙的第二空气间隙。
-
公开(公告)号：CN103972066A
公开(公告)日：2014-08-06
申请号：CN201410032103.6
申请日：2014-01-23
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/82 , H01L27/02 , H01L29/423
CPC classification number: H01L29/4236 , H01L21/26586 , H01L21/823437 , H01L29/7827 , H01L29/7831
Abstract: 本发明提供了半导体器件及其制造方法。根据制造半导体器件的方法，硬掩模线平行地形成在基板中，并且硬掩模线之间的基板被蚀刻以形成凹槽。硬掩模线在凹槽之间的部分以及基板在凹槽之间的部分被蚀刻。基板在凹槽之间的被蚀刻部分的上表面比凹槽的底表面高。导电层形成为填充凹槽。导电层被蚀刻以分别在凹槽中形成导电图案。
-
公开(公告)号：CN102446919A
公开(公告)日：2012-05-09
申请号：CN201110302245.6
申请日：2011-10-08
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10844 , H01L27/108 , H01L27/10814 , H01L27/10823 , H01L27/10876 , H01L29/66666 , H01L29/7827 , H01L29/94
Abstract: 本发明提供一种具有垂直沟道晶体管的半导体存储器件及其制造方法。该半导体器件包括：半导体衬底；半导体柱，从半导体衬底延伸，该半导体柱包括第一区域、第二区域和第三区域，第二区域位于第一区域和第三区域之间，第三区域位于第二区域与半导体衬底之间，直接相邻的区域具有不同的导电类型；第一栅极图案，设置在第二区域上，第一绝缘层在第一栅极图案与第二区域之间；以及第二栅极图案，设置在第三区域上，其中第二区域通过第二栅极图案欧姆连接到衬底。
-
公开(公告)号：CN102148197A
公开(公告)日：2011-08-10
申请号：CN201010618019.4
申请日：2010-12-31
Applicant: 三星电子株式会社
Inventor： 金大益
IPC: H01L21/8234 , H01L21/768 , H01L21/762 , H01L21/311
CPC classification number: H01L27/10885 , H01L21/76232 , H01L27/10814 , H01L27/10888
Abstract: 本发明涉及半导体器件的制造方法。这些方法包括形成掩埋栅结构以与衬底的有源区交叉。源极区和漏极区形成在有源区中。第一导电图案形成在衬底上。第一导电图案具有构造为暴露漏极区的第一导电层孔。第二导电图案形成在第一导电层孔中以接触漏极区。第二导电图案的顶表面在比第一导电图案的顶表面低的层面。第三导电层和位线覆盖层形成在第一导电图案和第二导电图案上并被图案化以形成第三导电图案和位线覆盖图案。依次堆叠在漏极区上的第二导电图案、第三导电图案和位线覆盖图案构成第一位线结构，依次堆叠在隔离区上的第一导电图案、第三导电图案和位线覆盖图案构成第二位线结构。
-
Patent Agency Ranking
公开(公告)号：CN108206181B
公开(公告)日：2023-07-25
申请号：CN201711383470.0
申请日：2017-12-20
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种半导体装置。所述半导体装置包括：衬底，其包括单元有源区和外围有源区；直接接触件，其排列在形成在所述衬底上的单元绝缘图案上，并且连接至所述单元有源区；位线结构，其包括与所述直接接触件的侧表面接触的薄导电图案；以及外围栅极结构，其位于所述外围有源区。所述外围栅极结构包括外围栅极绝缘图案和外围栅极导电图案的堆叠结构，所述薄导电图案包括第一材料，并且所述外围栅极导电图案包括所述第一材料，并且所述薄导电图案的上表面的水平比所述外围栅极导电图案的上表面的水平更低。
-
-
公开(公告)号：CN107393918B
公开(公告)日：2023-04-14
申请号：CN201710310121.X
申请日：2017-05-04
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/528 , H01L21/768
Abstract: 提供了半导体器件。一种半导体器件包括衬底。该半导体器件包括在衬底上的堆叠结构。堆叠结构包括第一绝缘材料和在第一绝缘材料上的第二绝缘材料。该半导体器件包括从堆叠结构的第一绝缘材料的侧壁延伸到堆叠结构的第二绝缘材料的侧壁的一部分上的间隔物。此外，该半导体器件包括在间隔物上的导电线。还提供了形成半导体器件的方法。
-
公开(公告)号：CN107611126B
公开(公告)日：2022-12-27
申请号：CN201710541978.2
申请日：2017-07-05
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 提供了一种半导体装置，所述半导体装置包括：基底；位线结构，位于基底上；第一接触结构，位于位线结构的侧壁上；第二接触结构，位于位线结构上并且跨过位线结构与第一接触结构分隔开；以及绝缘图案，位于位线结构与第一接触结构之间。第二接触结构覆盖位线结构的顶表面的至少一部分。绝缘图案包括从绝缘图案的与位线结构直接相邻的侧壁突出的突起。突起沿与基底的顶表面平行的第一方向突出。
-
公开(公告)号：CN108155173B
公开(公告)日：2022-10-14
申请号：CN201711261582.9
申请日：2017-12-04
Applicant: 三星电子株式会社
IPC: H01L23/50 , H01L27/088
Abstract: 一种半导体器件包括基板，该基板包括包含单元有源区域的单元阵列区域。绝缘图案在基板上。绝缘图案包括暴露单元有源区域并且延伸到单元有源区域中的直接接触孔。直接接触导电图案在直接接触孔中并且连接到单元有源区域。位线在绝缘图案上。位线连接到直接接触导电图案并且在垂直于绝缘图案的上表面的方向上延伸。绝缘图案包括包含非金属基电介质材料的第一绝缘图案和在第一绝缘图案上的第二绝缘图案。第二绝缘图案包括具有比第一绝缘图案的介电常数高的介电常数的金属基电介质材料。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.025 seconds)
