公开(公告)号：CN116344594A

公开(公告)日：2023-06-27

申请号：CN202211617837.1

申请日：2022-12-15

Applicant: 三星电子株式会社

Inventor： 李元锡 ,  柳民泰 ,  柳成原 ,  李基硕 ,  赵珉熙

IPC: H01L29/10 ,  H01L29/06 ,  H10B12/00

Abstract: 一种半导体存储器装置包括：位线，其设置在衬底上并且在第一方向上彼此平行地延伸；氢供应绝缘层，其包括氢并且填充位线之间的空间；源图案，其位于位线中的每一条上并且与氢供应绝缘层部分接触；氢扩散势垒层，其覆盖氢供应绝缘层的顶表面并且与源图案的侧表面接触；第一沟道图案，其位于源图案上；第一字线，其邻近于第一沟道图案的侧表面并且与位线交叉；以及着陆焊盘，其在第一沟道图案上。

公开(公告)号：CN114843273A

公开(公告)日：2022-08-02

申请号：CN202210110562.6

申请日：2022-01-29

Applicant: 三星电子株式会社

Inventor： 李元锡 ,  柳民泰 ,  宋宇彬 ,  李基硕 ,  李玟洙 ,  赵珉熙

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体存储器件，包括：在第一方向上延伸的位线；第一和第二有源图案，在第一方向上交替地设置并在位线上，并且第一和第二有源图案中的每个包括水平部分和垂直部分；第一字线，设置在第一有源图案的水平部分上以与位线交叉；第二字线，设置在第二有源图案的水平部分上以与位线交叉；以及提供在第一和第二字线之间的第一间隙区域中或者在第一和第二有源图案的垂直部分之间的第二间隙区域中的中间结构。彼此相邻的第一和第二有源图案可以被设置成相对于彼此对称。

公开(公告)号：CN114664835A

公开(公告)日：2022-06-24

申请号：CN202111511511.6

申请日：2021-12-06

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金一权 ,  金熙中 ,  柳成原 ,  赵珉熙

IPC: H01L27/11514 ,  H01L27/11507

Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：第一字线，在竖直方向上延伸；第二字线，在第一水平方向上与第一字线间隔开，并且在竖直方向上延伸；第一半导体图案，具有围绕第一字线的环形的水平剖面并且构成第一单元晶体管的一部分；第二半导体图案，具有围绕第二字线的环形的水平剖面并且构成第二单元晶体管的一部分；单元电容器，在第一半导体图案与第二半导体图案之间并且包括第一电极、第二电极和电容器介电膜；第一位线，相对于第一半导体图案与单元电容器相对，并且在第二水平方向上延伸；以及第二位线，相对于第二半导体图案与单元电容器相对。

公开(公告)号：CN114284269A

公开(公告)日：2022-04-05

申请号：CN202111134033.1

申请日：2021-09-27

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  李炅奂 ,  金桐晤 ,  金容锡 ,  金熙中 ,  赵珉熙

IPC: H01L27/108

Abstract: 一种半导体存储器件，包括：在第一方向上延伸的位线；在位线上的沟道图案，该沟道图案包括彼此面对的第一垂直部分和第二垂直部分以及连接第一垂直部分和第二垂直部分的水平部分；第一字线和第二字线，提供在水平部分上并且在第一垂直部分和第二垂直部分之间，并且在与位线交叉的第二方向上延伸；以及栅极绝缘图案，提供在第一字线和沟道图案之间以及在第二字线和沟道图案之间。

公开(公告)号：CN113921523A

公开(公告)日：2022-01-11

申请号：CN202110335193.6

申请日：2021-03-29

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  朴玄睦 ,  宋宇彬 ,  李玟洙 ,  李元锡

IPC: H01L27/11517 ,  H01L27/11521 ,  H01L27/11551

Abstract: 提供了一种半导体存储装置。所述装置可以包括：下栅极线，所述下栅极线设置在衬底上并且沿第一方向延伸；上栅极线，所述上栅极线与所述下栅极线垂直交叠并且沿所述第一方向延伸；第一电容器，所述第一电容器设置在所述下栅极线和所述上栅极线之间；第二电容器，所述第二电容器设置在所述下栅极线和所述上栅极线之间并且在所述第一方向上与所述第一电容器间隔开；下半导体图案，所述下半导体图案设置为穿过所述下栅极线并且连接到所述第一电容器；上半导体图案，所述上半导体图案设置为穿过所述上栅极线并且连接到所述第二电容器；以及下绝缘图案，所述下绝缘图案设置在所述第二电容器和所述下栅极线之间以覆盖所述第二电容器的底表面的整个区域。

公开(公告)号：CN112038343A

公开(公告)日：2020-12-04

申请号：CN202010465073.3

申请日：2020-05-27

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  宋宇彬 ,  朴玄睦 ,  李相吉

IPC: H01L27/11502 ,  H01L27/11504 ,  H01L27/11507 ,  H01L27/11509

Abstract: 公开了一种存储器器件，该存储器器件包括：衬底，包括第一区域和第二区域，第一区域具有第一字线和第一位线，第二区域具有第二字线和第二位线；第一存储单元阵列，包括第一区域中的第一存储单元，第一存储单元阵列具有易失性，并且每个第一存储单元包括具有与第一字线中的对应第一字线相邻的第一沟道区的单元开关以及连接到单元开关的电容器；以及第二存储单元阵列，包括第二区域中的第二存储单元，第二存储单元阵列具有非易失性，并且每个第二存储单元包括与第二字线中的对应第二字线相邻的第二沟道区、以及第二字线的对应第二字线与第二沟道区之间的铁电层。

公开(公告)号：CN111435660A

公开(公告)日：2020-07-21

申请号：CN201911035132.7

申请日：2019-10-29

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  赵珉熙 ,  金俊秀 ,  安泰炫 ,  禹东秀 ,  黄有商

IPC: H01L27/108

Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：堆叠结构，具有竖直堆叠在基底上的多个层，每个层包括：第一位线和栅极线，在第一方向上延伸，第一半导体图案，在第一位线和栅极线之间沿第二方向延伸，第二方向与第一方向交叉，以及第二半导体图案，跨越第一栅极绝缘层与栅极线相邻，第二半导体图案在第一方向上延伸；第一字线，与第一半导体图案相邻并从基底在第三方向上竖直延伸，第三方向与第一方向和第二方向垂直；第二位线，连接到第二半导体图案的一端并从基底在第三方向上竖直延伸；以及第二字线，连接到第二半导体图案的另一端并在第三方向上竖直延伸。

公开(公告)号：CN111430462A

公开(公告)日：2020-07-17

申请号：CN202010000962.2

申请日：2020-01-02

Applicant: 三星电子株式会社

Inventor： 宋宇彬 ,  金会承 ,  M·坎托罗 ,  李相遇 ,  赵珉熙 ,  黄汎佣

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10 ,  H01L21/34

Abstract: 提供了一种半导体装置。所述半导体装置包括：沟道层，位于基底上，沟道层包括导电氧化物；栅极结构，位于沟道层上，栅极结构包括栅电极和位于栅电极的两个侧壁上的栅极间隔件；以及源区和漏区，在距沟道层的顶表面具有第一高度的凹进区域中位于栅极结构的两侧上。源区和漏区被构造为向沟道层的位于栅极结构下方的部分施加拉应力。

公开(公告)号：CN110310993A

公开(公告)日：2019-10-08

申请号：CN201910216931.8

申请日：2019-03-21

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  金俊秀 ,  李浩 ,  金灿景 ,  金会承 ,  闵在泓 ,  朴相郁 ,  宋宇彬 ,  李相遇

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/24 ,  H01L27/115

Abstract: 提供了半导体装置及其形成方法。所述半导体装置可以包括半导体基底以及位于半导体基底中的有源区域，其中，有源区域可以包括具有氧的可变原子浓度的氧化物半导体材料。第一源/漏区可以位于有源区域中，其中，第一源/漏区可以具有氧化物半导体材料中的氧的第一原子浓度。第二源/漏区可以位于与第一源/漏区分隔开的有源区域中，沟道区域可以位于第一源/漏区与第二源/漏区之间，其中，沟道区域可以具有氧化物半导体材料中的氧的第二原子浓度，氧的第二原子浓度低于氧的第一原子浓度。栅电极可以位于沟道区域上并且可以在第一源/漏区与第二源/漏区之间延伸。

公开(公告)号：CN108695327A

公开(公告)日：2018-10-23

申请号：CN201810326639.7

申请日：2018-04-12

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  金俊秀 ,  金熙中 ,  安泰玧 ,  山田悟 ,  李元锡 ,  全南镐 ,  郑文泳 ,  许基宰 ,  弘载昊

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。