公开(公告)号：CN101241758B

公开(公告)日：2013-01-30

申请号：CN200810085654.3

申请日：2008-01-04

Applicant: 三星电子株式会社

Inventor： 权五锡 ,  李城秀 ,  边大锡

IPC: G11C16/08 ,  G06F12/02

CPC classification number: G06F12/023 ,  G06F12/0246 ,  G06F2212/2022

Abstract: 提供一种使用搅乱地址数据的存储系统和方法。该方法包括：将外部地址数据转换为提供给闪存设备的行和列地址；以及指定外部地址数据内的特定搅乱地址数据值，并忽略与包括搅乱地址数据值的外部地址数据相关的当前数据访问操作，从而内部地址数据不选择每个存储块中的多个物理页。

公开(公告)号：CN102820057A

公开(公告)日：2012-12-12

申请号：CN201210189683.0

申请日：2012-06-08

Applicant: 三星电子株式会社

Inventor： 宋永先 ,  金甫根 ,  权五锡 ,  朴起台 ,  申昇桓 ,  尹翔镛

IPC: G11C16/06 ,  G11C16/10 ,  G11C16/34

CPC classification number: G11C16/10 ,  G11C11/5621 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/08 ,  G11C16/34 ,  G11C16/3459

Abstract: 本发明提供了一种非易失性存储装置及编程非易失性存储装置的方法。所述非易失性存储装置包括：存储单元阵列、输出校验读取结果的页缓冲单元、产生参考电流信号的参考电流产生单元、根据校验读取结果输出电流的页缓冲解码单元、配置成对所述电流进行计数的模拟位计数单元、计算计数结果的累加和的数字加法单元、根据计算结果输出成功信号或失败信号的成功/失败检查单元、以及控制随后的编程操作的控制单元。

公开(公告)号：CN101859601A

公开(公告)日：2010-10-13

申请号：CN201010158548.0

申请日：2010-04-07

Applicant: 三星电子株式会社

Inventor： 权五锡 ,  崔奇焕

IPC: G11C16/10

CPC classification number: G11C11/5628

Abstract: 本发明提供一种对非易失性存储器器件编程的方法。该方法将存储器单元从一个或一个以上第一逻辑状态编程为两个或两个以上第二逻辑状态。在所述方法中，向选定字线提供编程电压的数目，并且与第二逻辑状态相对应的验证电压被提供到所述选定字线。提供到所述选定字线的编程电压的数目根据第一逻辑状态中的每个与第二逻辑状态中的每个之间的阈值电压差而变化。

公开(公告)号：CN101241758A

公开(公告)日：2008-08-13

申请号：CN200810085654.3

申请日：2008-01-04

Applicant: 三星电子株式会社

Inventor： 权五锡 ,  李城秀 ,  边大锡

IPC: G11C16/08 ,  G06F12/02

CPC classification number: G06F12/023 ,  G06F12/0246 ,  G06F2212/2022

Abstract: 提供一种使用搅乱地址数据的存储系统和方法。该方法包括：将外部地址数据转换为提供给闪存设备的行和列地址；以及指定外部地址数据内的特定搅乱地址数据值，并忽略与包括搅乱地址数据值的外部地址数据相关的当前数据访问操作，从而内部地址数据不选择每个存储块中的多个物理页。

公开(公告)号：CN100383892C

公开(公告)日：2008-04-23

申请号：CN03127734.9

申请日：2003-08-08

Applicant: 三星电子株式会社

Inventor： 权五锡 ,  任兴洙 ,  李濬

IPC: G11C16/06 ,  G11C7/00

CPC classification number: G11C7/1093 ,  G11C7/1006 ,  G11C7/1021 ,  G11C7/1039 ,  G11C7/1051 ,  G11C7/106 ,  G11C7/1069 ,  G11C7/1078 ,  G11C7/1087 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/12 ,  G11C16/24 ,  G11C16/26 ,  G11C16/3454 ,  G11C16/3459 ,  G11C2207/002 ,  G11C2216/14

Abstract: 本发明涉及半导体存储器件领域，尤其涉及带有含双寄存器的页面缓冲器电路的闪速存储器件。为了在短时间内存储大容量信息，本发明提供了一种非易失性存储器件，及其编程方法和设备，它们包括含有第一和第二数据寄存器或锁存器的可操作耦合第一和第二读出放大器、存储第二放大器的数据的存储电路、检验第二数据寄存器的内容，判断存储器件的单元是否已经得到充分编程的有效/无效检验电路、和为了重新编程器件而复位第二数据寄存器，直到得到充分编程为止的恢复电路。在现有技术中，需要花费一些时间来存储信息。现有技术中存在的另一个问题是往回复制问题。通过采用本发明的技术方案解决了现有技术中存在的上述问题。