-
公开(公告)号：CN100527278C
公开(公告)日：2009-08-12
申请号：CN200510108637.3
申请日：2005-10-10
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C2211/5642
Abstract: 一种存储器单元阵列包括连接到多个非易失性存储器单元的位线，其中所述非易失性存储器单元可选择性地编程为至少是第一、第二、第三和第四阈值电压状态中的一个，并且其中第一、第二、第三和第四阈值电压状态对应于由第一和第二位定义的四个不同的数据值。页面缓存器电路存储逻辑值作为主锁存数据，并且其响应主锁存信号而根据位线的电压电平选择性地翻转主锁存数据的逻辑值。副锁存电路存储逻辑值作为副锁存数据，并且其响应副锁存信号而根据位线的电压电平选择性地翻转副锁存数据的逻辑值。所述存储设备可在读出模式和编程模式中操作，其中所述页面缓存器电路选择性地响应副锁存数据，禁止在编程模式中翻转主锁存数据的逻辑值。
-
-
公开(公告)号：CN100527277C
公开(公告)日：2009-08-12
申请号：CN200510108634.X
申请日：2005-10-10
Applicant: 三星电子株式会社
Abstract: 在一方面，提供了一种可在编程模式和读出模式中操作的非易失性存储器设备。该存储器设备包括具有多个非易失性存储器单元、多条字线、和多条位线的存储器单元阵列。该存储器设备还包括用于输出从存储器阵列的位线读出的数据的内部数据输出线、和可操作性地连接在存储器单元阵列的位线和内部数据输出线之间的页面缓存器。该页面缓存器包括选择性地连接到位线的检测节点、具有选择性地连接到检测节点的锁存节点的锁存电路，在编程模式和读出模式中设置锁存节点的逻辑电压的锁存输入路径、和从锁存输入路径分离并且根据锁存节点的逻辑电压设置内部数据输出线的逻辑电压的锁存输出路径。
-
公开(公告)号：CN1112706C
公开(公告)日：2003-06-25
申请号：CN97120088.2
申请日：1997-10-06
Applicant: 三星电子株式会社
IPC: G11C11/40
CPC classification number: G11C29/765
Abstract: 一种具有由多个标准单元块和冗余单元块组成的存储单元阵列的半导体存储器，包括：相应于标准单元块设置的多个标志单元块，每块存储了关于其相应的标准单元块的唯一个信息；及用修复块替换标准单元块的故障块的装置，所述修复块包括冗余块和一块或多块标准单元块，在故障块数量超过冗余块数量时，一块或多块标准单元块按一定顺序参与替换工作，该半导体存储器的功能是不用用户的参与，便能自动进行坏块映射，从而将准可用块按顺序设置于主存储单元阵列中。
-
公开(公告)号：CN1117193A
公开(公告)日：1996-02-21
申请号：CN95103348.4
申请日：1995-04-11
Applicant: 三星电子株式会社
IPC: G11C11/418
CPC classification number: G11C29/785 , G11C29/24
Abstract: 本发明涉及修复半导体存储器器件中缺陷的方法和电路。电路包括与若干电保险丝并联的充电节点；输出有缺陷地址的存储信号的装置；根据存储信号向充电节点提供电流的装置；根据充电节点的逻辑电平输出冗余块驱动信号以便替换有缺陷地址的冗余传感放大器；以及控制器，用于对从所述存储器器件外部提供的地址信号解码，于是在被选择的保险丝中形成一个电流通路，保险丝被从充电节点提供的电流烧断，控制器由有缺陷地址的存储信号驱动。
-
Patent Agency Ranking
公开(公告)号：CN101241758B
公开(公告)日：2013-01-30
申请号：CN200810085654.3
申请日：2008-01-04
Applicant: 三星电子株式会社
CPC classification number: G06F12/023 , G06F12/0246 , G06F2212/2022
Abstract: 提供一种使用搅乱地址数据的存储系统和方法。该方法包括：将外部地址数据转换为提供给闪存设备的行和列地址；以及指定外部地址数据内的特定搅乱地址数据值，并忽略与包括搅乱地址数据值的外部地址数据相关的当前数据访问操作，从而内部地址数据不选择每个存储块中的多个物理页。
-
公开(公告)号：CN101241758A
公开(公告)日：2008-08-13
申请号：CN200810085654.3
申请日：2008-01-04
Applicant: 三星电子株式会社
CPC classification number: G06F12/023 , G06F12/0246 , G06F2212/2022
Abstract: 提供一种使用搅乱地址数据的存储系统和方法。该方法包括：将外部地址数据转换为提供给闪存设备的行和列地址；以及指定外部地址数据内的特定搅乱地址数据值，并忽略与包括搅乱地址数据值的外部地址数据相关的当前数据访问操作，从而内部地址数据不选择每个存储块中的多个物理页。
-
公开(公告)号：CN1178989A
公开(公告)日：1998-04-15
申请号：CN97120088.2
申请日：1997-10-06
Applicant: 三星电子株式会社
IPC: G11C11/40
CPC classification number: G11C29/765
Abstract: 一种具有由多个标准单元块和冗余单元块组成的存储单元阵列的半导体存储器,包括:相应于标准单元块设置的多个标志单元块,每块存储了关于其相应的标准单元块的唯一个信息;及用修复块替换标准单元块的故障块的装置,所述修复块包括冗余块和一块或多块标准单元块,在故障块数量超过冗余块数量时,一块或多块标准单元块按一定顺序参与替换工作,该半导体存储器的功能是不用用户的参与,便能自动进行坏块映射,从而将准可用块按顺序设置于主存储单元阵列中。
-
公开(公告)号：CN102270501B
公开(公告)日：2015-11-04
申请号：CN201110145953.3
申请日：2011-06-01
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/3436
Abstract: 一种用于非易失性存储器件的编程方法，包括：执行LSB编程操作编程全部LSB逻辑页面，之后执行MSB编程操作编程全部MSB逻辑页面，其中，在LSB编程操作期间，将选择的MLC编程为负中间编程状态。用于LSB和MSB编程操作的编程序列相对于字线的排列次序可以是顺序的或非顺序的。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.032 seconds)
