-
公开(公告)号：CN100383892C
公开(公告)日：2008-04-23
申请号：CN03127734.9
申请日：2003-08-08
Applicant: 三星电子株式会社
CPC classification number: G11C7/1093 , G11C7/1006 , G11C7/1021 , G11C7/1039 , G11C7/1051 , G11C7/106 , G11C7/1069 , G11C7/1078 , G11C7/1087 , G11C16/0483 , G11C16/10 , G11C16/12 , G11C16/24 , G11C16/26 , G11C16/3454 , G11C16/3459 , G11C2207/002 , G11C2216/14
Abstract: 本发明涉及半导体存储器件领域，尤其涉及带有含双寄存器的页面缓冲器电路的闪速存储器件。为了在短时间内存储大容量信息，本发明提供了一种非易失性存储器件，及其编程方法和设备，它们包括含有第一和第二数据寄存器或锁存器的可操作耦合第一和第二读出放大器、存储第二放大器的数据的存储电路、检验第二数据寄存器的内容，判断存储器件的单元是否已经得到充分编程的有效/无效检验电路、和为了重新编程器件而复位第二数据寄存器，直到得到充分编程为止的恢复电路。在现有技术中，需要花费一些时间来存储信息。现有技术中存在的另一个问题是往回复制问题。通过采用本发明的技术方案解决了现有技术中存在的上述问题。
-
公开(公告)号：CN1783343B
公开(公告)日：2011-08-10
申请号：CN200510118082.0
申请日：2005-10-25
Applicant: 三星电子株式会社
Abstract: 披露了一种非易失性存储器件及其编程方法。该方法包括在多次程序循环期间将字线电压、位线电压和整体电压施加到存储单元。在当前程序循环期间位线电压下降到低于第一预定检测电压或者整体电压变得高于第二预定检测电压的情况下，相同的字线电压被用在当前编程循环和在当前程序循环之后的下一个程序循环中。否则，在下一编程循环之前将字线电压增加预定的量。
-
公开(公告)号：CN1506975A
公开(公告)日：2004-06-23
申请号：CN03127734.9
申请日：2003-08-08
Applicant: 三星电子株式会社
CPC classification number: G11C7/1093 , G11C7/1006 , G11C7/1021 , G11C7/1039 , G11C7/1051 , G11C7/106 , G11C7/1069 , G11C7/1078 , G11C7/1087 , G11C16/0483 , G11C16/10 , G11C16/12 , G11C16/24 , G11C16/26 , G11C16/3454 , G11C16/3459 , G11C2207/002 , G11C2216/14
Abstract: 本发明描述了一种非易失性存储器件，及其编程方法和设备，它们包括含有第一和第二数据寄存器或锁存器的可操作耦合第一和第二读出放大器、存储第二放大器的数据的存储电路、检验第二数据寄存器的内容，判断存储器件的单元是否已经得到充分编程的有效/无效检验电路、和为了重新编程器件而复位第二数据寄存器，直到得到充分编程为止的恢复电路。
-
公开(公告)号：CN1399279A
公开(公告)日：2003-02-26
申请号：CN02120236.2
申请日：2002-05-21
Applicant: 三星电子株式会社
Inventor： 任兴洙
CPC classification number: G11C7/1093 , G11C7/1039 , G11C7/1051 , G11C7/1078 , G11C7/1087 , G11C16/10 , G11C2216/14
Abstract: 一种存储器设备，包括：存储元阵列，用于存储数据；以及Y门电路，用于选通存储于一组存储元中的数据。页缓存器连接在存储元阵列与Y门电路之间。页缓存器包括相应于组中每一存储元的双寄存器。双寄存器包括第一寄存器和相关联的第二寄存器。第一寄存器和第二寄存器适合彼此间、与存储元阵列的元、与Y门电路交换数据。
-
公开(公告)号：CN1096681C
公开(公告)日：2002-12-18
申请号：CN95119733.9
申请日：1995-11-17
Applicant: 三星电子株式会社
IPC: G11C11/40
CPC classification number: G11C29/84
Abstract: 此处公开的是一种用来在处理过程中储存信息并带有在处理完成之后储存可替换故障存储单元的数据的信息的备用存储单元的半导体存储器件的冗余电路，其中若从外部输入指明故障存储单元的地址，则相应于此地址产生内部故障单元替换地址，致使储存在正常存储单元中的数据的读出截止，并对应于内部故障单元替换地址输出可替换故障数据的校正数据。
-
Patent Agency Ranking
公开(公告)号：CN1167988A
公开(公告)日：1997-12-17
申请号：CN96123885.2
申请日：1996-12-30
Applicant: 三星电子株式会社
IPC: G11C14/00
CPC classification number: G11C17/126 , G11C16/0491
Abstract: 半导体存储器，包括：沿行方向排列、通向读出放大器的多条主位线；位于存储体之间并通过第一组选择晶体管与主位线连接的第一组子位线；位于存储体和第一组子位线之间并通过第二组选择晶体管与公共地线连接的第二组子位线。
-
公开(公告)号：CN1783343A
公开(公告)日：2006-06-07
申请号：CN200510118082.0
申请日：2005-10-25
Applicant: 三星电子株式会社
Abstract: 披露了一种非易失性存储器件及其编程方法。该方法包括在多次程序循环期间将字线电压、位线电压和整体电压施加到存储单元。在当前程序循环期间位线电压下降到低于第一预定检测电压或者整体电压变得高于第二预定检测电压的情况下，相同的字线电压被用在当前编程循环和在当前程序循环之后的下一个程序循环中。否则，在下一编程循环之前将字线电压增加预定的量。
-
公开(公告)号：CN1241206C
公开(公告)日：2006-02-08
申请号：CN02120236.2
申请日：2002-05-21
Applicant: 三星电子株式会社
Inventor： 任兴洙
CPC classification number: G11C7/1093 , G11C7/1039 , G11C7/1051 , G11C7/1078 , G11C7/1087 , G11C16/10 , G11C2216/14
Abstract: 一种存储器设备，包括：存储单元阵列，用于存储数据；以及Y门电路，用于选通存储于一组存储单元中的数据。页缓存器连接在存储单元阵列与Y门电路之间。页缓存器包括相应于组中每一存储单元的双寄存器。双寄存器包括第一寄存器和相关联的第二寄存器。第一寄存器和第二寄存器适合彼此间、与存储单元阵列的元、与Y门电路交换数据。
-
公开(公告)号：CN1125466C
公开(公告)日：2003-10-22
申请号：CN96123885.2
申请日：1996-12-30
Applicant: 三星电子株式会社
IPC: G11C14/00
CPC classification number: G11C17/126 , G11C16/0491
Abstract: 半导体存储器，包括：沿行方向排列、通向读出放大器的多条主位线；位于存储体之间并通过第一组选择晶体管与主位线连接的第一组子位线；位于存储体和第一组子位线之间并通过第二组选择晶体管与公共地线连接的第二组子位线。
-
公开(公告)号：CN1153984A
公开(公告)日：1997-07-09
申请号：CN95119733.9
申请日：1995-11-17
Applicant: 三星电子株式会社
IPC: G11C11/40
CPC classification number: G11C29/84
Abstract: 此处公开的是一种用来在处理过程中储存信息并带有在处理完成之后储存可替换故障存储单元的数据的信息的备用存储单元的半导体存储器件的冗余电路，其中若从外部输入指明故障存储单元的地址，则相应于此地址产生内部故障单元替换地址，致使储存在正常存储单元中的数据的读出截止，并对应于内部故障单元替换地址输出可替换故障数据的校正数据。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
