-
公开(公告)号：CN118458344A
公开(公告)日：2024-08-09
申请号：CN202410678662.8
申请日：2024-05-29
Applicant: 捷捷微电(南通)科技有限公司
Abstract: 本申请提供了一种传送手臂控制装置及方法，涉及半导体技术领域。该装置包括：前光幕、后光幕、控制器、电机和传送手臂。前光幕、后光幕、电机均与控制器连接，电机还与传送手臂连接。其中，前光幕和后光幕均设置于固定架处，且当硅片位于固定架时，前光幕位于硅片的前侧，后光幕位于硅片的后侧。前、后光幕的上光轴在同一水平线上，下光轴也在同一水平线上。传送手臂用于取出或放置硅片，控制器用于在接收到前光幕遮挡信号时，控制传送手臂停止移动，以避免传送手臂在取片或放片过程中，撞碎硅片以及传送手臂本身。控制器还用于在同时接收到前光幕遮挡信号和后光幕遮挡信号时，关闭前光幕和后光幕，确保传送手臂能正常移动，以完成取片或放片。
-
公开(公告)号：CN113782613B
公开(公告)日：2024-08-02
申请号：CN202111148366.X
申请日：2021-09-29
Applicant: 捷捷微电(南通)科技有限公司
Abstract: 本发明公开了一种分离栅MOSFET器件，其技术方案要点是：包括MOSFET管，所述MOSFET管包括有底层的N+衬底，所述N+衬底的上层设有epi1层，所述epi1层的上层设有epi2层，所述epi1层和所述epi2层内通过刻蚀硅形成沟槽，所述沟槽中有源区内深度刚好穿透epi2层，所述沟槽中终端区内深度穿透epi2层的深度为0.5μm，所述沟槽的内部分别淀积有第一多晶硅、第二多晶硅和第三多晶硅，所述epi2层的上层注入P型杂质B+。本发明采用分离栅结构，底部的epi1较浓，顶部的epi2较淡，有源区沟槽底部深入到epi1界面上，此处掺杂浓度比较浓，硅的雪崩临界电场随掺杂浓度增加而增加，有利于提升耐压,以40V器件为例，RSP达到6.5mohm.mm2。
-
公开(公告)号：CN118039555A
公开(公告)日：2024-05-14
申请号：CN202410363098.0
申请日：2024-03-28
Applicant: 捷捷微电(南通)科技有限公司
IPC: H01L21/762
Abstract: 本申请公开了一种沟槽隔离结构及其形成方法，涉及半导体技术领域，本申请的沟槽隔离结构形成方法，包括：提供衬底，衬底的一个侧面上形成多个用于隔离设置器件的凹槽；采用化学气相沉积在凹槽的表面形成第一介电层；采用热氧工艺以使反应离子穿透第一介电层与衬底的材料反应形成与第一介电层贴合的第二介电层，第一介电层和第二介电层作为隔离层与衬底形成沟槽隔离结构。本申请提供的沟槽隔离结构及其形成方法，能够在提高耐压的同时减少对衬底的消耗。
-
公开(公告)号：CN116884834A
公开(公告)日：2023-10-13
申请号：CN202310878225.6
申请日：2023-07-17
Applicant: 捷捷微电(南通)科技有限公司
IPC: H01L21/28 , H01L29/423 , H01L29/49
Abstract: 本申请实施例提供一种栅极制作方法和栅极结构，涉及半导体制造技术领域。该方法包括：提供包括沟槽的外延片；基于沟槽的表面生长栅氧化层；基于栅氧化层的表面制作硅层；基于硅层的表面淀积钛，以填充沟槽；对外延片进行退火，并在硅层与钛层的接触面形成硅化钛层。在沟槽中淀积金属钛代替传统多晶硅降低了导通电阻和功耗；同时由于沟槽中覆盖了一层硅，钛仅仅接触硅层而不会接触氧化层，避免了TiO 2的生成，防止电阻增大。
-
公开(公告)号：CN116864446A
公开(公告)日：2023-10-10
申请号：CN202310886781.8
申请日：2023-07-19
Applicant: 捷捷微电(南通)科技有限公司
IPC: H01L21/768
Abstract: 本发明实施方式提出一种半导体金属化方法及半导体器件，属于半导体技术领域，通过在待金属化的半导体器件的金属硅化物制作金属阻挡层，并通过该金属阻挡层形成第一通槽，从而将第一通槽作为待填充通槽，在待填充通槽内制作金属阻挡层，进而采用电镀的方式在待填充通槽内制作金属塞，之后进行平坦化，并在半导体器件上淀积第一介质层，继续在金属塞上制作金属层，并制作金属图形导线，进而淀积层间介质层，并在层间介质层上制作第二通槽，继续工艺流程直至金属化结束，实现采用电镀制作金属塞的方式，能够在待填充通槽完全塞满金属的前提下，极大地减小金属塞表面金属的厚度，从而能够降低工艺时长和工艺成本。
-
Patent Agency Ranking
公开(公告)号：CN116627000A
公开(公告)日：2023-08-22
申请号：CN202310768259.X
申请日：2023-06-27
Applicant: 捷捷微电(南通)科技有限公司
Inventor： 吴金钢
Abstract: 本发明提供了一种微粒清扫装置及方法，涉及半导体技术领域，该微粒清扫装置包括：微粒检测模块、预警模块、清扫模块、开关模块；预警模块分别与微粒检测模块、开关模块连接；清扫模块分别与开关模块、微粒检测模块连接；清扫模块设置在微粒检测模块的上方；其中，清扫模块通过微粒检测模块的检测数据调整清扫区域，预警模块还用于调整清扫时间；本发明实施能够在完成检测后，直接根据检测结果，在超出设定规范的情况下实现掩模版reticle的自动清扫，简化人为转置掩模版reticle流程，提高工作效率，并在此基础上，利用简单的电气件优化，根据现有检测装置及报警装置实现自动清扫，且不需要提供额外的清扫承载平台。
-
公开(公告)号：CN116544186A
公开(公告)日：2023-08-04
申请号：CN202310821467.1
申请日：2023-07-06
Applicant: 捷捷微电(南通)科技有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明实施例提出一种SGT‑MOSFET的制造方法及SGT‑MOSFET，属于半导体技术领域，包括：在外延片上刻蚀出的沟槽及外延片表面上形成氧化停止层，进行第一次多晶硅淀积，并对形成的多晶硅薄层进行多晶硅氧化，进行第二次多晶硅淀积以填满沟槽，填满后按序对沟槽内的多晶硅刻蚀和氧化，进而将裸露的杂质化合物进行腐蚀，对腐蚀后的外延片进行氧化以形成栅氧化层，并进行第三次多晶硅淀积以填充沟槽，去除外延片表面的多晶硅，保留沟槽内的多晶硅，能够使SGT‑MOSFET沟槽的底部厚度大于侧壁，极大地提高产品耐压，并减小产品应力，同时通过对沟槽内的多晶硅进行氧化，能够有效提高两层多晶之间的间距，降低源极和栅级电容。
-
公开(公告)号：CN114975123A
公开(公告)日：2022-08-30
申请号：CN202210552715.2
申请日：2022-05-19
Applicant: 捷捷微电(南通)科技有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本申请提供一种Trench MOS结构及其制作方法，首先对外延层进行Body注入形成注入区并进行退火处理，再在注入区进行源极离子注入及退火处理形成源极。之后再对外延层进行刻蚀形成沟槽，于沟槽内生长形成栅氧化层，并在沟槽内填充多晶硅。本方案中，在制作中先进行Body注入和源极离子注入并退火，再进行沟槽制作和多晶硅填充，如此，可有效避免Body注入和源极离子注入后退火的高温对多晶硅产生影响，进而影响器件性能。
-
公开(公告)号：CN114899097A
公开(公告)日：2022-08-12
申请号：CN202210511012.5
申请日：2022-05-11
Applicant: 捷捷微电(南通)科技有限公司
IPC: H01L21/316 , H01L21/8234
Abstract: 本申请提供了一种屏蔽栅沟槽器件场氧及屏蔽栅沟槽器件制作方法，涉及半导体工艺技术领域。首先提供一包含沟槽的外延片，然后基于外延片与沟槽的表面生长多晶硅层；其中，多晶硅层的厚度小于目标场氧层的厚度，最后利用氧化工艺将多晶硅层氧化，以形成目标场氧层。本申请提供的屏蔽栅沟槽器件场氧及屏蔽栅沟槽器件制作方法具有生产效率更高且降低了生产成本的优点。
-
公开(公告)号：CN114864680A
公开(公告)日：2022-08-05
申请号：CN202210552550.9
申请日：2022-05-19
Applicant: 捷捷微电(南通)科技有限公司
IPC: H01L29/423 , H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本申请提供了一种屏蔽栅沟槽器件及其制作方法，涉及半导体技术领域。首先提供一外延片，其中，外延片包括沟槽，再基于沟槽生长场板氧化层，然后对沟槽进行多晶填充，直至填充的多晶高于外延片的台面，再对多晶平坦化后刻蚀沟槽内部分多晶与场板氧化层，以在沟槽内形成第一多晶层，然后沿沟槽内壁生长缓冲氧化层，沿缓冲氧化层的表面沉积High K材料层，然后基于High K材料层的表面进行多晶填充，再对沟槽内的多晶进行刻蚀，并保留High K材料层表面的多晶，最后将High K材料层表面的多晶氧化，并沿沟槽沉积多晶，以形成第二多晶层。本申请具有器件应力小、电容效应低的优点。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.048 seconds)
