-
公开(公告)号：CN115238881A
公开(公告)日：2022-10-25
申请号：CN202110414843.6
申请日：2021-04-17
Applicant: 复旦大学
Abstract: 本发明涉及用于神经网络模型的压缩方法、装置、系统以及计算机可读存储介质。该压缩方法包括：对要存储的特征张量进行分组，所述分组基于所述特征张量的第一特性；计算特征张量组中的特征张量的相似度；比较所计算的相似度与预设的相似标准；以及在所述特征张量组的所述相似度满足所述相似标准的情况下，对所述特征张量组进行压缩，否则，不对所述特征张量组进行压缩。该技术方案可降低神经网络模型训练/推理过程中所需的存储空间，减少运行过程中的功耗。
-
公开(公告)号：CN106297863B
公开(公告)日：2020-07-28
申请号：CN201610644142.0
申请日：2016-08-09
Applicant: 复旦大学
Abstract: 本发明属于信息安全技术领域，具体为一种可双重预充电的PUF存储器及其密码生成方法。本发明PUF存储器包括：非挥发存储阵列，用于产生行选信号和列扫描信号的地址产生模块，地址译码模块，用于产生基准电流的基准电流模块，用于Vref调整的Vref调整模块，预充电电平包括“0”和“1”的双重预充电比较模块，用于暂时存储比较结果的存储器模块，以及密码生成模块。本发明还提出比较过程中针对识别不确定单元的读操作流程。本发明针对非挥发‑PUF密码生成过程中，电阻差异过小导致的比较器无法识别的现象，利用双重预充电机制确定不确定态的位置信息，并由此生成密码，无需大量循环，无需额外的NVM存储不确定位置，无需在制造阶段进行额外的不确定态筛选工作。
-
公开(公告)号：CN106295414B
公开(公告)日：2020-05-12
申请号：CN201610644148.8
申请日：2016-08-09
Applicant: 复旦大学
Abstract: 本发明属于电阻式随机存储器外围设计领域，具体为一种带分区写保护和保护位置乱处理的非挥发存储器及其写操作方法。本发明非挥发存储器总体电路包括两部分功能不同的阻变式存储阵列、以及两部分功能对应的外围写保护电路。阻变式存储阵列包括一部分用于存储如密钥、认证标签等安全信息相关的数据，另一部分用于存储在进行写操作时需要得到确认的受保护数据。本发明可以提供安全信息相关的数据单独存储以防止任何修改或者受保护信息被无意修改或外界恶意篡改。
-
公开(公告)号：CN106406493B
公开(公告)日：2020-04-28
申请号：CN201510460607.2
申请日：2015-07-30
IPC: G06F1/3287
Abstract: 一种能降低功耗的电子装置及降低电子装置功耗的方法，所述电子装置包括处理器、易失性内存、及非易失性内存，所述非易失性内存存储第一操作系统，所述电子装置在第一工作模式和第二工作模式下工作；当所述电子装置处于所述第一工作模式时，第二操作系统在所述易失性内存中运行，在所述处理器侦测到所述电子装置达到预设的进入所述第二工作模式的条件时，开启所述非易失性内存，移动所述易失性内存中的非系统数据至所述非易失性内存中，所述非系统数据不包括所述第二操作系统，在所述非系统数据移动完成后，关闭所述易失性内存，在所述非易失性内存中运行所述第一操作系统，使所述电子装置进入所述第二工作模式。从而降低电子装置的功耗。
-
公开(公告)号：CN105244043B
公开(公告)日：2018-09-21
申请号：CN201410330469.1
申请日：2014-07-11
Abstract: 本发明提供一种磁性存储轨道和磁性存储器，包括多个堆叠的存储轨道单元，相邻两个存储轨道单元之间设置有过渡层，且该过渡层由在绝缘材料上淀积的半导体材料构成，包括选通电路和读写装置。由于磁性存储轨道包括多个堆叠的存储轨道单元，从而磁性存储轨道的轨道长度由多个存储轨道单元的轨道长度构成，因此，当增大磁性存储轨道的轨道长度时，可通过增加存储轨道单元实现，避免增加存储轨道单元的轨道长度，从而解决了在提高磁性存储轨道存储能力时，由于磁性存储轨道的轨道长度增长导致工艺难度增大的技术问题。
-
Patent Agency Ranking
公开(公告)号：CN105632544B
公开(公告)日：2018-05-04
申请号：CN201410584291.3
申请日：2014-10-27
IPC: G11C11/02
CPC classification number: G11C11/02
Abstract: 本发明实施例提供一种磁性存储器，包括多个存储单元、行、列控制器，存储单元包括U型磁性轨道、第一及第二开关单元、读写装置，U型磁性轨道包括第一及第二端口、第一及第二存储区域，第一及第二存储区域分别位于第一及第二端口与U型磁性轨道底部的第一及第二端之间，同一列第一端口接收第一驱动电压；同一列第二端口接收第二驱动电压；行控制器连接同一列的第一及第二开关单元以控制其通断；同一列第一及第二开关单元还分别连接至U型磁性轨道底部第二端及第一端；同一列第一及第二开关单元还接收第三驱动电压，以驱动第一或第二存储区域的磁畴移动；读写装置用于对磁畴执行读操作或写操作。本发明提高存储密度和降低功耗。
-
公开(公告)号：CN107919155A
公开(公告)日：2018-04-17
申请号：CN201610885142.X
申请日：2016-10-11
Applicant: 复旦大学
IPC: G11C15/04
Abstract: 本发明涉及嵌入式控制领域，公开了一种非易失三态内容寻址存储器及其寻址方法，所述存储器包括：搜索线、匹配线、互补搜索线和多个存储单元，所述存储单元包括第一存储电阻和第二存储电阻，所述第一存储电阻的第一端与所述搜索线相连，所述第一存储电阻的第二端与所述匹配线相连，所述第二存储电阻的第一端与所述互补搜索线相连，所述第二存储电阻的第二端与所述匹配线相连。本发明提供的非易失三态内容寻址存储器及其实现寻址方法，具有存储密度大和可靠性强特点。
-
公开(公告)号：CN104795086B
公开(公告)日：2017-11-17
申请号：CN201410028573.5
申请日：2014-01-21
IPC: G11C5/06
Abstract: 本发明实施例公开了一种存储阵列、存储器及存储阵列控制方法，减少整个存储阵列的功耗，提升存储容量。存储阵列包括：存储单元，其存储区域顶部端口分别与阴极总线、阳极总线相连，其读写装置包括第一端口和第二端口，其存储区域包括第三端口和第四端口，对于一个存储单元，第一端口与第二列选通管相连，第二端口通过第一开关管与行译码器相连，第三端口通过第二开关管连接至第一列选通管和行译码器，第四端口通过第三开关管连接至第一列选通管和行译码器；通过对阴极总线、阳极总线、行译码器与第一列选通管的控制，选通存储单元和输入进行移位操作的信号；通过对行译码器与第二列选通管的控制，选通读写装置和输入进行读写操作的信号。
-
-
公开(公告)号：CN107086202A
公开(公告)日：2017-08-22
申请号：CN201610085161.4
申请日：2016-02-14
Applicant: 复旦大学
IPC: H01L21/8239
CPC classification number: H01L21/8239
Abstract: 本发明属于半导体非易失性存储器技术领域，涉及一种可抑制三维水平交叉点式电阻转换存储器漏电流的集成结构，其包括交替向上堆叠的第一电极层和第二电极层、置于第一电极层和第二电极层之间的存储单元层、制作在硅片上的选通管以及隔离单元；其中隔离单元置于相邻奇数层或偶数层的第一电极层之间的垂直通孔中；隔离单元和普通存储单元在结构上完全相同，但功能不同：普通存储单元利存储数据；隔离单元抑制电路在操作过程中伴随产生的大量漏电流，该结构制造方法简单，成本低廉，几乎不需要增添额外的工艺步骤，能节省功耗，提高存储器的可靠性，为保留三维电阻转换存储器的高密度优势提供保障。
-
-
-
-
-
-
-
-
-
Search Results
258
records
(took 0.037 seconds)
