-
公开(公告)号：CN204558028U
公开(公告)日：2015-08-12
申请号：CN201520242592.8
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/1673 , G11C11/1693
Abstract: 本实用新型涉及一种基于折叠式比较器的STT-RAM读取电路，包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据。本实用新型提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
公开(公告)号：CN202455333U
公开(公告)日：2012-09-26
申请号：CN201220068994.7
申请日：2012-02-29
Applicant: 福州大学
IPC: H03K19/0185
Abstract: 本实用新型涉及一种基于负微分电阻特性的SET/CMOS反相器，其特征在于：包括一单电子晶体管SET、一PMOS管以及一NMOS管，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连，所述NMOS管的漏极与所述PMOS管的漏极连接，本实用新型在具有较低功耗的同时，能够实现输出电压全摆幅以及较低的传输延迟，可以在数字电路设计中得到更好的应用。
-
公开(公告)号：CN202435377U
公开(公告)日：2012-09-12
申请号：CN201220001488.6
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/0175
Abstract: 本实用新型涉及集成电路技术领域，特别是一种基于SET/MOS混合结构的二进制码-格雷码转换器，其包括四信号输入端以及三个二输入SET/MOS混合电路，仅消耗3个PMOS管，3个NMOS管和3个SET。整个电路的平均功耗仅为19.9nW。输入输出电压具有较好的兼容性，具有较大的输出摆幅，有利于驱动下一级的电路，能够与其它电路进行集成设计。与传统基于CMOS器件的二进制码-格雷码转换器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该二进制码-格雷码转换器能够作为接口电路，在有限状态机、存储器等电路中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。
-
公开(公告)号：CN212649445U
公开(公告)日：2021-03-02
申请号：CN202021450521.4
申请日：2020-07-18
Applicant: 福州大学
IPC: H03M1/38
Abstract: 本实用新型涉及一种适用于高分辨率高线性SAR ADC二级全动态比较器。包括第一级带电流源动态预放大器的两电压输入端作为比较器的两电压输入端，第一级带电流源动态预放大器两输出端经第二级动态偏置型预放大器与SA动态锁存器的两输入端连接，SA动态锁存器的两输出端作为比较器的两输出端，三个模块的时钟信号端相连接作为比较器的第一时钟信号端CLKC，第二级动态偏置型预放大器还包括一第二时钟信号端作为比较器的第二时钟信号端CLKCB，且CLKC与CLKCB输入的是一对反相时钟信号，所述第一级带电流源动态预放大器还包括两个偏置电压输入端。本实用新型无需考虑静态功耗，减小失调带来的影响，减小输入噪声，并使用二级动态预放大器提高增益和线性度。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN209881744U
公开(公告)日：2019-12-31
申请号：CN201920916785.5
申请日：2019-06-18
Applicant: 福州大学
Abstract: 本实用新型涉及一种可用于扩大电容数字转换器量程的缩放电路，包括第一反相器、第二反相器、积分相位开关、采样相位开关、运放、电阻R1、电容消除矩阵模块、以及电容缩放电阻矩阵模块；采用电容缩放电阻矩阵模块对要读取的电容进行电容值整体缩小，接着采用电容消除矩阵模块消除起步电容，将经过前面处理得到的电容输入电容数字转换器CDC电路中进行测量。本实用新型能够解决当针对大的电容值将其转换为相应数字量时一般CDC芯片由于较小的电容输入范围无法读取的问题。(ESM)同样的发明创造已同日申请发明专利
-
Patent Agency Ranking
公开(公告)号：CN209878144U
公开(公告)日：2019-12-31
申请号：CN201920740835.9
申请日：2019-05-22
Applicant: 福州大学
Abstract: 本实用新型涉及一种高性能的红外热电堆传感器的读出电路，所述读出电路包括仪表放大器CSIA、增益可调电路VGM、缓冲器Buffer和Sigma-Delta模数转换器IADC；所述仪表放大器CSIA的输入端连接红外热电堆传感器的输出端；所述仪表放大器CSIA的输出端与缓冲器Buffer的输入端相连；所述增益可调电路VGM的一端与仪表放大器CSIA的输入端相连，另一端与仪表放大器CSIA的输出端相连；所述缓冲器Buffer的输出端与Sigma-Delta模数转换器IADC的输入端相连。本实用新型能够有效抑制共模信号的干扰，提高共模抑制比，并采用自归零技术以消除电路的误差，从而使得读出电路的输出具有更高的信噪比和有效位数。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN208299908U
公开(公告)日：2018-12-28
申请号：CN201820901738.9
申请日：2018-06-12
Applicant: 福州大学
IPC: H04N5/268 , H04N19/423 , H04N19/44 , G06F11/36
Abstract: 本实用新型涉及一种基于FPGA的视频解码器IP软核验证装置。包括FPGA开发板、第一SD卡、第二SD卡、FPGA调试器、视频DA转换器、VGA显示器、第一SDRAM、第二SDRAM，所述FPGA开发板包括视频解码器、第一SD卡驱动器、第二SD卡驱动器、调试接口、第一SDRAM控制器、第二SDRAM控制器、YUV转RGB模块、VGA控制器，所述视频解码器分别通过第一SD卡驱动器、第一SDRAM控制器、第二SDRAM控制器与第一SD卡、第一SDRAM、第二SDRAM连接，第一SDRAM还通过第二SD卡驱动器与第二SD卡连接，调试接口与FPGA调试器连接；第二SDRAM通过YUV转RGB模块、VGA控制器、视频DA转换器与VGA显示器连接。本实用新型实现了具有可重用性好，可批量验证，可以实时演示解码性能，并能够对解码性能做出主观和客观评价。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN208190608U
公开(公告)日：2018-12-04
申请号：CN201820830037.0
申请日：2018-05-31
Applicant: 福州大学
Abstract: 本实用新型涉及一种低噪声低纹波型斩波稳定仪表放大器电路。包括低增益高频通路、高增益低频通路和残余纹波消除环路，所述低增益高频通路由运放Gm3和运放Gm4组成，所述高增益低频通路由斩波器CH1、运放Gm1、斩波器CH2、运放Gm2、开关电容陷波滤波器NOTCH和运放Gm4组成，所述残余纹波消除环路由感应电容C41和C42、共源共栅缓冲器Cascode Buffer1、斩波器CH3、共源共栅缓冲器Casccode Buffer2、积分电容Cint、运放Gm5组成。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN208077160U
公开(公告)日：2018-11-09
申请号：CN201820408063.4
申请日：2018-03-26
Applicant: 福州大学
Abstract: 本实用新型涉及一种基于SPI模式的SD卡驱动器。包括SD卡控制器模块、Fifo缓存模块、FAT32文件系统模块，所述SD卡控制器模块通过SPI总线与SD卡连接，SD卡控制器模块还通过Wishbone总线与FAT32文件系统模块连接，FAT32文件系统模块还与所述Fifo缓存模块连接。本实用新型具有数据传输速度可调节、硬件资源消耗小和可热插拔的优点，输入输出数据经过同步Fifo缓存，使得本SD卡驱动器可以兼容不同数据吞吐速率的音视频等数据处理器，采用模块化功能划分，提高了设计的可移植性和可维护性，挂载FAT32文件系统可以实现在装有Windows 操作系统的上位机中对待处理数据文件的修改和拷贝。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN206003142U
公开(公告)日：2017-03-08
申请号：CN201620536189.0
申请日：2016-06-03
Applicant: 福州大学
IPC: G06N3/06
Abstract: 本实用新型提供一种RBF神经元电路，该电路包括第一Gilbert乘法器、第二Gilbert乘法器、开平方根电路、电阻及类高斯函数产生电路；第一Gilbert乘法器、第二Gilbert乘法器的电流输出端分别连接开平方根电路的输入端；开平方根电路的输出端分别连接电阻的一端及类高斯函数产生电路的电流输入端；电阻的另一端接地。通过给定适当的外界偏置电压，可产生一个中心可变、形状可变的二维类高斯函数。本实用新型可集成为专用的神经网络芯片，具有体积小、便携带、可嵌入等优点，可以实现高度的并行计算，克服了软件实现RBF神经元电路模块的体积大、不易携带、不易嵌入、运算速度慢的缺陷。
-
-
-
-
-
-
-
-
-
Search Results
261
records
(took 0.02 seconds)
