一种具有电子积累效应的鳍式EAFin-LDMOS器件

    公开(公告)号:CN113097310A

    公开(公告)日:2021-07-09

    申请号:CN202110362550.8

    申请日:2021-04-02

    Abstract: 本发明涉及一种具有电子积累效应的鳍式EAFin‑LDMOS器件,属于半导体技术领域。该器件分为:衬底、埋氧层和器件上面部分;其中器件上面部分包括:栅氧化层;栅氧化层外侧部分:从左至右依次是源极P+区、源极N+区、P‑body、漂移区和漏极N+区;栅氧化层内侧部分:从左至右依次是栅极P+区、栅极P‑body、控制结构的漂移区、控制结构的漏极N+区和控制结构的漏极P+区。本发明在器件中使用了电子积累效应,并采用了鳍式结构,在保持较高的击穿电压下大幅度降低Ron,sp,最终提高了Baliga优值FOM。

    一种具有电子积累效应的SOI-LDMOS器件

    公开(公告)号:CN112820775A

    公开(公告)日:2021-05-18

    申请号:CN202110018192.9

    申请日:2021-01-07

    Abstract: 本发明涉及一种具有电子积累效应的SOI‑LDMOS器件,属于半导体技术领域。该器件包括LDMOS结构、PNP结构、氧化隔离层、金属铝和衬底;LDMOS结构位于氧化隔离层前方,从左至右依次是源极P+区、源极N+区、P‑body、漂移区、漏极N+区;PNP结构位于氧化隔离层后方,从左至右依次是栅极P+区、栅极P区、漂移区、漏极N+区、漏极P+区;金属铝设置在氧化隔离层的右上角,连接着氧化隔离层前方的漏极N+区和氧化隔离层后方的漏极P+区;P‑body、栅极P+区、栅极P区、漂移区和氧化隔离层的正下方是衬底。本发明器件在降低比导通电阻Ron,sp的同时,还能保持较高的击穿电压。

    一种具有体内导电沟道的薄层SOI-LDMOS器件

    公开(公告)号:CN112466955A

    公开(公告)日:2021-03-09

    申请号:CN202011407861.3

    申请日:2020-12-04

    Abstract: 本发明涉及一种具有体内导电沟道的薄层SOI‑LDMOS器件,属于半导体功率器件技术领域。该器件在传统薄层SOI‑LDMOS器件的基础上,将表面栅极转移到埋氧层中形成体内栅极,在P‑body下表面形成体内导电沟道。同时,在器件的漂移区刻蚀并填充二氧化硅,该器件具有以下优点:在正向导通时,体内栅电压对电流的控制能力有很大的提高,器件的跨导gmMAX相比与传统器件、传统超结器件分别提高了298.7%、87.1%,进一步在漂移区刻蚀并填充二氧化硅能提高漂移区的掺杂浓度进而减小器件的比导通电阻,最终提高器件的Baliga优值FOM。

    一种具有多晶硅电子通道的SA-LIGBT器件

    公开(公告)号:CN111769159A

    公开(公告)日:2020-10-13

    申请号:CN202010658965.5

    申请日:2020-07-09

    Abstract: 本发明涉及一种具有多晶硅电子通道的SA-LIGBT器件,属于半导体技术领域。该器件包括P型衬底、SOI隔离层、阴极、P+阴极、P-body、N+电子发射极、栅极、栅氧化层、N型漂移区和阳极区域;阳极区域从左至右包括N-buffer、P+阳极、阳极、多晶硅层、N+阳极和阳极,还包括设置在多晶硅层左/右侧下表面的浮空层,以及设置在多晶硅层下表面的二氧化硅隔离层,其中浮空层与二氧化硅隔离层左/右接触。本发明器件正向导通时,通过调节多晶硅层的掺杂浓度改变电子流动路径上的电阻,进而抑制snapback效应。关断时,漂移区中的大量电子可通过多晶硅层电子通道被N+阳极迅速抽取,有效降低了器件的关断损耗。

    一种包含退相干作用的聚合物分子电学性质的模型构建方法及其应用

    公开(公告)号:CN111681713A

    公开(公告)日:2020-09-18

    申请号:CN202010525378.9

    申请日:2020-06-10

    Abstract: 本发明涉及一种包含退相干作用的聚合物分子电学性质的模型构建方法及其应用,属于电化学检测领域。本发明构建的模型是首先获取待测分子的分子结构,接着对能量最小化的核酸结构进行DFT计算,以获得电子哈密顿量;然后再基于Landauer-Büttiker框架开发的双螺旋的退相干输运模型,量子输运计算使用Landauer-Büttiker框架进行。与现有技术中的模型相比较,本发明使用格林函数公式和Büttiker探针来实现将两电级及外界环境的耦合作用加以考虑,用该模型来解释实验结果。本发明构建的模型适用于对核酸分子、生物大分子、天然高分子、合成高分子等聚合物的电导率、有效电荷传输率等电学性质的检测分析。

    一种具有槽型氧化层和垂直缓冲层的RC-LIGBT

    公开(公告)号:CN107919391B

    公开(公告)日:2020-07-03

    申请号:CN201711136907.0

    申请日:2017-11-16

    Abstract: 本发明涉及一种具有槽型氧化层和垂直缓冲层的RC‑LIGBT,属于半导体功率器件领域。该晶体管包括从左至右设置的发射极、栅极、N‑漂移区、槽型SiO2埋层、集电极。集电极包括左右设置的垂直缓冲层N‑buffer和具有空穴发射能力的垂直P集电极P‑Collector。在击穿时N‑漂移区中的槽型SiO2埋层将晶体管的表面电场引向体内,使得体内电场大大增强,从而提高了晶体管的击穿电压。本发明的击穿电压能达到342.4V,在正向导通IGBT模式下消除了snapback现象,提高了RC‑LIGBT的性能。

    一种通过MOSFET控制结终端集成体二极管的RC-IGBT器件

    公开(公告)号:CN106847891B

    公开(公告)日:2019-09-03

    申请号:CN201710099683.4

    申请日:2017-02-23

    Abstract: 本发明涉及RC‑IGBT,属于半导体功率器件领域,包括从上至下设置的阴极层、N‑漂移区、N缓冲层和集电区,集电区包括同层设置的N集电区和P集电区,阴极层内间隔设置有若干多晶硅栅电极,每个栅电极被SiO2栅氧化层包围;RC‑IGBT器件从左到右为有源区、过渡区和结终端区,结终端区底层完全由N集电区构成。本发明利用结终端区集成了体二极管,结终端的场限环P‑ring作为二极管的阳极,结终端区底层的N集电区作为二极管的阴极,其导通状态受集成在过渡区的MOSFET的控制。本发明所提出的RC‑IGBT器件在正向导通IGBT模式下能彻底消除snapback现象,且正向导通压降降低了19.4%,这种结构大大提高了RC‑IGBT的性能。

    一种集成LDMOS和LIGBT的复合型RC-LIGBT器件

    公开(公告)号:CN109742090A

    公开(公告)日:2019-05-10

    申请号:CN201910023563.5

    申请日:2019-01-10

    Abstract: 本发明公开了一种集成LDMOS和LIGBT的复合型RC-LIGBT器件,包括左右两边呈对称结构且共用一个发射极的LDMOS有源区以及LIGBT有源区;LDMOS有源区沟道受栅极Ⅰ控制,LIGBT有源区沟道受栅极Ⅱ控制,金属集电极Ⅰ与金属集电极Ⅱ相连。具有以下优点:在正向导通时消除snapback效应;由于LDMOS区中集电极N-Collector的存在,在反向导通时使其具有反向导通能力,由于无集电极P-Collector对电流的阻挡作用,复合型RC-LIGBT的反向导通能力优于传统RC-LIGBT。本发明的复合型RC-LIGBT工艺与传统RC-LIGT工艺兼容,只需要版图设计,无需额外工艺。

    一种具有双侧面超结槽栅LDMOS器件

    公开(公告)号:CN113921611B

    公开(公告)日:2025-04-25

    申请号:CN202111139200.1

    申请日:2021-09-26

    Abstract: 本发明涉及一种具有双侧面超结槽栅LDMOS器件,属于半导体技术领域。该器件由双侧面超结槽栅区和LDMOS导电区组成,利用二氧化硅隔离层将双侧面超结槽栅区和LDMOS导电区分离,双侧面超结槽栅区由槽栅P+接触区、P型辅助耗尽区、漏极N‑buffer区、漏极N+区、漏极P+区组成,LDMOS导电区由源极P+区、源极N+区、P‑body、漂移区、漏极N‑buffer区、漏极N+区组成。本发明在传统LDMOS器件结构上,使用双侧面超结槽栅技术,在保证获得较高的击穿电压下,能够大幅降低器件的比导通电阻和增大器件的跨导,最终提高器件的Baliga优值FOM,并打破了硅极限。

    一种引入深沟槽和自偏置PMOS的SOI-LIGBT器件

    公开(公告)号:CN119486257A

    公开(公告)日:2025-02-18

    申请号:CN202411653441.1

    申请日:2024-11-19

    Abstract: 本发明涉及一种引入深沟槽和自偏置PMOS的SOI‑LIGBT器件,属于半导体器件技术领域。该器件包括阴极P+区、阴极P‑well区、阴极N+区、漂移区、P‑buried区、阳极N‑buffer区、阳极P+区、主栅氧化层、多晶硅主栅、深沟槽氧化层、深沟槽氧化层、多晶硅辅助栅、二氧化硅埋氧层、衬底。该器件在阴极集成自偏置PMOS,在关断中提供过剩载流子的抽取通道提高该类器件在运用过程中的工作频率,并且在器件正向导通的时候降低饱和电流,增大器件的短路安全工作时间,提高了器件的可靠性和安全性;并且阴极集成的PMOS不需要额外的电路来控制,增加了该器件在实际运用过程中的可行性,降低了驱动电路的设计难度。

Patent Agency Ranking