一种缓解SET效应的VCO偏置电路

    公开(公告)号:CN106849943A

    公开(公告)日:2017-06-13

    申请号:CN201611194030.6

    申请日:2016-12-21

    CPC classification number: H03L7/0995 H03K19/00338

    Abstract: 一种缓解SET效应的VCO偏置电路,针对压控振荡器中偏置电路在辐照条件下出现电压抖动而导致输出频率异常现象,本发明根据分压原理,将冗余偏置单元串联电阻后并联,降低在单一敏感点上电压抖动而引起的偏置电压抖动。本电路中通过使用电阻替代晶体管,减少了电路敏感点的数量。在通常状态下,由于电阻上不通过电流,电阻两侧的电压相等,当SET的发生时,电阻两侧节点电压发生改变,而电阻并联的方式可有效的降低电阻两侧的电压改变量,而并联电阻的路数越多,对电压的抑制作用越大,但引入的电路开销越大,本发明在设计时合理的考虑电路开销与加固效果之间的关系,选择了三路并联结构,减少了SET带来的影响,提高了电路的抗辐照性能。

    一种可展开天线用包带锁紧释放装置

    公开(公告)号:CN104078740A

    公开(公告)日:2014-10-01

    申请号:CN201410299579.6

    申请日:2014-06-27

    Abstract: 本发明公开了一种可展开天线用包带锁紧释放装置,应用于可展开天线的锁紧与释放。包括:根部展开关节、预紧装置、复材包带组件及火工品。复材包带组件包括两根复材包带,两根包带的两端分别与根部展开关节和预紧装置连接,从而将两根包带连接在一起。预紧装置又通过火工品的拔销器实现锁紧和释放,从而实现包带的锁紧和释放功能。本发明结构简单、操作简便、可靠性高。可解决传统绳带式、钢带式包带钩挂反射器的问题,可推广应用到各种可展开结构的锁紧和释放领域,实现大预紧力要求下的锁紧与释放,具有广阔的应用前景。

    一种具有预加重的差分驱动器

    公开(公告)号:CN106452424B

    公开(公告)日:2019-04-09

    申请号:CN201610782319.3

    申请日:2016-08-30

    Abstract: 本发明涉及一种具有预加重的差分驱动器,包括差分信号生成模块,差分驱动模块、预加重模块、控制信号生成模块和偏置电压模块。本发明在差分驱动器中增加了预加重模块,提高了输出信号的速率和抗干扰性,与输入信号具有良好的匹配度,提高了预加重后信号的质量;控制信号模块具有速率快,延时小的特点,可以精准的在输入信号上升/下降时向驱动电路提供预加重的功能,保证了预加重后的信号质量;在具有双电流源的预加重模块可以工作在更低的电压下,且提供的瞬间高压可以有效的抑制噪声,提高信号传输距离。

    一种抗单粒子闩锁效应的标准单元设计方法

    公开(公告)号:CN103886158A

    公开(公告)日:2014-06-25

    申请号:CN201410126616.3

    申请日:2014-03-31

    Abstract: 一种抗单粒子闩锁效应的标准单元设计方法,步骤如下:(1)在标准单元版图中进行阱接触保护带设计,即在标准单元版图中与阱接触相连并伸出到晶体管有源区两侧的区域设为保护带,并且在阱接触保护带上多打接触孔;(2)减小阱接触保护带的间距,阱接触保护带的间距(dWC)最大不超过4um;(3)增大NMOS和PMOS有源区的间距,NMOS和PMOS有源区的间距(dAA)不小于0.69um;(4)减小阱接触保护带距MOS管源极的距离,根据SMIC013MMRF工艺的设计规则,采用的第1、2和3层金属的节宽均为0.4μm,采用的单元高度为4.0μm,相当于10个金属层的节宽。本发明实现了抗单粒子闩锁效应的加固设计,代价小、易实现、可靠性高。

    一种总剂量防护带隙基准源电路

    公开(公告)号:CN110908426B

    公开(公告)日:2022-04-22

    申请号:CN201911043357.7

    申请日:2019-10-30

    Abstract: 一种总剂量防护带隙基准源电路,包括:带隙核心电路、启动电路I、动态基极补偿分支电路I、动态基极补偿分支II、电源抑制比PSRR增强电路、启动电路II和带隙输出电压电路。动态基极补偿分支电路I和动态基极补偿分支电路II用于补偿带隙核心电路在受到辐照总剂量效应下所感生的双极性晶体管基极泄漏电流,二者间又利用反馈环路实现稳定结构;电源抑制比PSRR增强电路提供带隙核心电路的栅极偏置电压实现提高电源抑制比;带隙输出电压电路则将带隙核心电路的输出参考电流信号Iref转化为参考电压信号Vref,并向外输出;启动电路II接收带隙输出电压电路输出的带隙参考电压Vref,向带隙核心电路提供启动信号。本发明利用动态基极补偿机制实现抗辐照总剂量效应。

    一种低资源消耗的SRAM存储单元SEL加固方法

    公开(公告)号:CN106847332B

    公开(公告)日:2020-09-18

    申请号:CN201611203359.4

    申请日:2016-12-23

    Abstract: 一种低资源消耗的SRAM存储单元SEL加固方法,首先对SRAM存储单元使用阱接触隔离NMOS管与PMOS管,对PMOS管采用未封口保护环进行加固,使用未封口保护环连接PMOS管的源级,然后对SRAM存储单元中的NMOS管采用非U型保护带方式进行加固,在满足工艺规则的前提下在未封口保护环与非U型保护带上多打接触孔;调整SRAM存储单元中PMOS管采用的未封口保护环与NMOS管采用的非U型保护带的间距,最后优化PMOS管和NMOS管有源区的距离;在SRAM存储单元中的NMOS管区域加上NC层,提高NMOS管的阈值电压。本发明与现有技术相比,具有面积开销低、布线资源消耗低,降低SRAM中由存储单元构成的存储阵列的资源消耗的优点,具有很好的使用价值。

    一种总剂量防护带隙基准源电路

    公开(公告)号:CN110908426A

    公开(公告)日:2020-03-24

    申请号:CN201911043357.7

    申请日:2019-10-30

    Abstract: 一种总剂量防护带隙基准源电路,包括:带隙核心电路、启动电路I、动态基极补偿分支电路I、动态基极补偿分支II、电源抑制比PSRR增强电路、启动电路II和带隙输出电压电路。动态基极补偿分支电路I和动态基极补偿分支电路II用于补偿带隙核心电路在受到辐照总剂量效应下所感生的双极性晶体管基极泄漏电流,二者间又利用反馈环路实现稳定结构;电源抑制比PSRR增强电路提供带隙核心电路的栅极偏置电压实现提高电源抑制比;带隙输出电压电路则将带隙核心电路的输出参考电流信号Iref转化为参考电压信号Vref,并向外输出;启动电路II接收带隙输出电压电路输出的带隙参考电压Vref,向带隙核心电路提供启动信号。本发明利用动态基极补偿机制实现抗辐照总剂量效应。

    一种环形可展开天线的场地校准方法

    公开(公告)号:CN107478210B

    公开(公告)日:2019-12-20

    申请号:CN201710580622.X

    申请日:2017-07-17

    Abstract: 本发明涉及一种环形可展开天线的场地校准方法,该方法主要通过激光跟踪测试系统和工业摄影测量系统相结合的方式完成环形可展开天线电测场地校准,属于天线机械测量技术领域。本发明的方法是针对大型网状环形可展开天线场地校准,有效解决了大口径天线场地校准困难、效率低下问题。本发明采用激光跟踪测量和摄影测量进行场地校准,两种测量均为单机测量,不像经纬仪系统,无需联机使用,可大大缩短测量系统准备时间,提高天线场地校准效率。

    一种具有预加重的差分驱动器

    公开(公告)号:CN106452424A

    公开(公告)日:2017-02-22

    申请号:CN201610782319.3

    申请日:2016-08-30

    CPC classification number: H03K19/018507

    Abstract: 本发明涉及一种具有预加重的差分驱动器,包括差分信号生成模块,差分驱动模块、预加重模块、控制信号生成模块和偏置电压模块。本发明在差分驱动器中增加了预加重模块,提高了输出信号的速率和抗干扰性,与输入信号具有良好的匹配度,提高了预加重后信号的质量;控制信号模块具有速率快,延时小的特点,可以精准的在输入信号上升/下降时向驱动电路提供预加重的功能,保证了预加重后的信号质量;在具有双电流源的预加重模块可以工作在更低的电压下,且提供的瞬间高压可以有效的抑制噪声,提高信号传输距离。

Patent Agency Ranking