-
公开(公告)号：CN103138715A
公开(公告)日：2013-06-05
申请号：CN201310028043.6
申请日：2013-01-24
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于晶体管器件的高速D触发器，主要解决现有D触发器相位噪声高和工作频率低的问题。其主要由第一锁存器（1）、第二锁存器（2）、预置电路（3）、第一电流源电路（4a）和第二电流源电路（4b）组成。由差分电路构成的预置电路（3）分别与第二锁存器（2）的输出端和第二锁存器（2）的电流输入端相连，预置电路（3）受外部信号控制实现预置功能；第一电流源电路（4a）与第一锁存器（1）的电流输入端相连，为第一锁存器（1）提供稳定的电流，第二电流源电路（4b）与第二锁存器（2）的电流输入端相连，为第二锁存器（2）提供稳定的电流。本发明电路简单，具有相位噪声低及工作频率高等优点，可应用于高速程序分频器中。
-
公开(公告)号：CN102433586A
公开(公告)日：2012-05-02
申请号：CN201110293632.8
申请日：2011-10-02
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种在4H/6H-SiC(0001)硅面外延生长晶圆级石墨烯的方法，主要解决现有在4H/6H-SiC(0001)硅面外延生长石墨烯时，产生的石墨烯面积太小、均匀性不高的问题。其方法是，对4H/6H-SiC(0001)硅面进行清洁处理，以去除表面有机残余物和离子污染物；通入氢气，对4H/6H-SiC(0001)硅面分别进行氢刻蚀，以去除表面划痕，形成规则的台阶状条纹；通入硅烷去除氢刻蚀在表面带来的氧化物；在较低氩气压力环境下，通过加热，蒸发掉硅原子，使得碳原子以sp2方式在表面重构形成外延石墨烯。使用本发明的工艺方法所制备的石墨烯具有较大的面积和良好的均匀性，可应用于晶圆级外延石墨烯材料的制备。
-
公开(公告)号：CN102244108A
公开(公告)日：2011-11-16
申请号：CN201110171668.9
申请日：2011-06-23
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种复合介质层的SiC MOS电容，主要解决现有SiC MOS电容界面态密度高，耐压特性差的问题。该电容结构自下而上依次为N型重掺杂SiC衬底层、N型轻掺杂SiC外延层、SiO2过渡层和HfxAl1-xON介质层，在SiC衬底的背面和HfxAl1-xON的表面溅射金属Al分别引出正负电极。其中N型SiC外延层厚度为10～100μm，掺杂浓度为1×1015～5×1015cm-3，SiO2过渡层厚度为1～15nm，HfxAl1-xON介质层厚度为10～30nm。该SiO2过渡层和HfxAl1-xON层组成复合介质层结构，以降低介质层与SiC界面的界面态密度，减小介质层漏电流，改善介质层的耐压能力，提高SiC MOS器件的可靠性。本发明SiC功率集成电路和SiC功率分离器件的制作。
-
公开(公告)号：CN102184964A
公开(公告)日：2011-09-14
申请号：CN201110122219.5
申请日：2011-05-12
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L21/20 , H01L21/265
Abstract: 本发明公开了一种N沟道积累型SiC IEMOSFET器件及制作方法，主要解决现有技术中SiC IEMOSFET器件沟道电子迁移率低，导体电阻大的问题。其技术特点是：在已有的SiC IEMOSFET器件结构的基础上将注入形成的导电沟道层改为由外延形成的厚度为0.1μm～0.2μm，氮离子掺杂浓度为4×1016cm-3的N-外延积累层(6′)，该外延积累层(6′)横向位于左源区N+接触(4a)与右源区N+接触(4b)之间，纵向位于隔离介质(2)和JFET区域(8)之间。本发明具有沟道电子迁移率高，导通电阻低，功耗低的优点，可应用于汽车电子、电脑和通讯等领域。
-
公开(公告)号：CN101325093B
公开(公告)日：2011-08-24
申请号：CN200810150436.3
申请日：2008-07-23
Applicant: 西安电子科技大学
IPC: G21H1/08
Abstract: 本发明公开了一种微型核电池，主要解决制作核电池易于SiC工艺实现的问题。该微型核电池是在N型高掺杂SiC衬底(1)的上下分别设有低掺杂外延层(2)和欧姆接触电极(3)，其中，低掺杂外延层(2)的上面淀积圆形肖特基接触层(4)，该肖特基接触层的外边缘圆周上设有SiO2钝化层(5)和键合层(7)。该肖特基接触层(4)和肖特基接触电极(6)的形成采用同一工艺，即在SiO2钝化层(5)的中间位置采用湿法腐蚀出肖特基接触窗口，并在该窗口上及窗口周边的SiO2钝化层上淀积厚度为5～20nm的Ni或Pt或Au，剥离后分别形成肖特基接触层(4)和肖特基电极(6)。本发明具有工艺简单，转换效率高的优点，可用于将同位素放射的核能直接转换为电能。
-
Patent Agency Ranking
公开(公告)号：CN101602503B
公开(公告)日：2011-04-27
申请号：CN200910023384.8
申请日：2009-07-20
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种4H-SiC硅面外延生长石墨烯的方法，主要解决4H-SiC硅面外延生长石墨烯时，产生的石墨烯面积太小、均匀性不高的问题其方法是：对4H-SiC硅面进行清洁处理，以去除表面有机残余物和离子污染物；通入氢气和丙烷，对4H-SiC硅面进行氢刻蚀，以去除表面划痕，形成规则的台阶状条纹；通入硅烷去除氢刻蚀在表面带来的氧化物；在氩气环境下，通过加热，蒸发掉硅原子，使得碳原子以sp2方式在表面重构形成外延石墨烯。本发明可应用于外延石墨烯材料的制作。
-
公开(公告)号：CN101888218A
公开(公告)日：2010-11-17
申请号：CN201010214611.8
申请日：2010-06-30
Applicant: 西安电子科技大学
IPC: H03H7/48
Abstract: 本发明公开了一种基于GaAs HBT器件的模拟反射型I-Q矢量调制电路，主要解决现有调制电路占用芯片面积比大，成本高的问题。其包括：一个3-dB lange耦合器(1)，两个模拟反射型衰减器(6，7)，和1个3-dB wilkinson功率合成器(10)，该3-dB lange耦合器的直通端口输出直接通过第一衰减器(6)移相后输出到功率合成器(7)的一个输入端；该3-dB lange耦合器的耦合端口输出直接通过第二衰减器(6)移相后输出到功率合成器(10)的另一个输入端，其中每个模拟反射型衰减器的砷化镓异质结双极晶体管，其集电极分别并联连接有电阻R3和R4，用以减小Vb＝0时的反射系数|Γ|，其发射极分别串联连接有电感L1和L2，用以抵消由于HBT器件的寄生效应。本发明可用于产生I-Q调制信号或者进行频率转换。
-
公开(公告)号：CN112926258B
公开(公告)日：2024-02-20
申请号：CN202110159123.X
申请日：2021-02-05
Applicant: 西安电子科技大学
IPC: G06F30/27 , G06F30/23 , G06N3/04 , G06N3/084 , G06F119/08
Abstract: 本发明公开了一种基于BP神经网络模型预测半导体器件结温的方法，包括：确定半导体器件的环境温度和功耗；将所确定的环境温度和功耗输入至预先训练完成的BP神经网络模型，以使该BP神经网络模型输出所述半导体器件的结温；其中，所述BP神经网络模型是基于预先构建的数据集所训练获得的；所述数据集包括：通过有限元分析法所获得的、在多种仿真条件下器件模型的结温；所述器件模型为所述半导体器件的仿真模型，每种所述仿真条件对应一种预设的环境温度和一种预设的功耗。本发明能够简单、高效、快速以及精确地预测半导体器件结温。
-
公开(公告)号：CN113794454B
公开(公告)日：2023-07-04
申请号：CN202110918828.5
申请日：2021-08-11
Applicant: 西安电子科技大学
IPC: H03F3/19
Abstract: 本发明提供的一种基于交叉耦合负阻特性的单端输入低功耗反射放大器电路，通过射频输入模块输入的射频信号，谐振槽模块选择反射射频信号的工作频段；直流偏置供电模块给负阻抗模块提供直流偏置使其工作在负阻区域，负阻抗模块在负阻区域提供负阻抗与射频输入模块输入端口的阻抗失配产生高于1的反射系数，使得射频信号的反射能量增强，从而反射出去。本发明可以在较低功耗范围内提供较高的增益，对信号进行反射放大，从而提升射频识别技术的通信距离，并且减小版图的面积，使得集成度更高；同时由于本发明在负阻抗模块结构简单，并在晶体管栅极加入了独立的偏置，可以根据需求通过调整直流偏置来减少电路功耗。
-
公开(公告)号：CN113095013A
公开(公告)日：2021-07-09
申请号：CN202110256878.1
申请日：2021-03-09
Applicant: 西安电子科技大学
IPC: G06F30/32 , G06F30/33 , G06F30/23 , G06F119/02 , G06F119/08
Abstract: 本发明涉及一种多软件协同的大规模集成电路电磁热一体化设计方法，包括：获取集成电路中有源器件的模型参数；得到有源器件的温度分布结果；得到预设方向的温度分布曲线，预设方向为集成电路中有源器件间热耦合最严重的方向；对温度分布曲线进行函数拟合得到集成电路有源器件自热温升函数和耦合温升函数；获取集成电路中各个有源器件的功耗值；在集成电路的版图文件标注有源器件的器件编号和有源器件的功耗值；利用自热温升函数和耦合温升函数分别计算得到集成电路中所有有源器件的自热温升和热耦合温升；将电热耦合产生的热耦合温升加入集成电路中再次进行仿真得到考虑了集成电路电磁热耦合效应影响后的集成电路电特性仿真结果。本发明能够精确提取出集成电路中各个有源器件工作状态下的自热温升值与电热耦合效益带来的热耦合温升值，分析更细致，精度更高。
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.025 seconds)
