-
-
公开(公告)号：CN104795093A
公开(公告)日：2015-07-22
申请号：CN201510189801.1
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/161 , G11C11/1673 , G11C11/1693
Abstract: 本发明涉及一种基于折叠式比较器的低功耗读取电路及控制方法。所述读取电路，包括折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的控制电路、并行磁隧道结、控制逻辑电路和反相器，所述控制电路与所述并行磁隧道结连接，所述反相器还连接有第一D触发器和第二D触发器，还包括一时钟输出模块，所述时钟输出模块的第一时钟信号输出端和第二时钟信号输出端分别与所述第一D触发器和第二D触发器的时钟控制输入端连接。本发明提供的读取电路可以有效的提高读取速度，同时通过增加控制电路，节省了待机时工作电路的功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
公开(公告)号：CN205789932U
公开(公告)日：2016-12-07
申请号：CN201620509927.2
申请日：2016-05-31
Applicant: 福州大学
IPC: H01L23/367
Abstract: 本实用新型涉及一种采用微热电发电机的3D芯片，包括一N层结构的3D芯片，所述3D芯片的顶层与中间层之间采用N型半导体与P型半导体相连，所述N型半导体与P型半导体之间采用金属相连形成一第一热电偶，则所述3D芯片的顶层、中间层、N型半导体以及P型半导体组成一第一微热温差发电机；所述3D芯片的底层与中间层之间采用N型半导体与P型半导体相连，所述N型半导体与P型半导体之间采用金属相连形成一第二热电偶，则所述3D芯片的底层、中间层、N型半导体以及P型半导体组成一第二微热温差发电机。本实用新型利用其高的热功率密度和多维的空间结构，在现有的半导体工艺下，采用微热电发电机技术，提高芯片的整体能效，加快芯片散热。
-
公开(公告)号：CN205622621U
公开(公告)日：2016-10-05
申请号：CN201620448036.0
申请日：2016-05-17
Applicant: 福州大学
IPC: H03K19/21
Abstract: 本实用新型涉及一种基于忆阻器与MOS管的异或门逻辑电路，包括第一忆阻器M1与第二忆阻器M2，第一忆阻器M1的负端作为第一输入端V1与第一PMOS管P1的源极连接，第二忆阻器M2的负端作为第二输入端V2与第二PMOS管P2的源极连接；还包括第一NMOS管N1与第二NMOS管N2，第一忆阻器M1的正端、第二忆阻器M2的正端、第一PMOS管P1、第二PMOS管P2、第一NMOS管N1与第二NMOS管N2的栅极互相连接；第一PMOS管P1、第二PMOS管P2、第一NMOS管N1与第二NMOS管N2的漏极互相连接并作为输出端Vout，第一NMOS管N1的源极与第二NMOS管N2的源极相互连接且接地。本实用新型为忆阻器在逻辑运算中可发挥的作用提供了一种新的思路。
-
公开(公告)号：CN205622620U
公开(公告)日：2016-10-05
申请号：CN201620448026.7
申请日：2016-05-17
Applicant: 福州大学
IPC: H03K19/20
Abstract: 本实用新型涉及一种实现与非、或非门逻辑的忆阻器电路，包括忆阻器M1与忆阻器M2；忆阻器M1的正端与NMOS管N1的漏极、NMOS管N2的源极连接，忆阻器M1的负端与NMOS管N5的源极、NMOS管N6的漏极连接，N1的源极与N5的漏极连接并作为输入端V1；忆阻器M2的正端与NMOS管N3的源极、NMOS管N4的漏极连接，忆阻器M2的负端与NMOS管N7的漏极、NMOS管N8的源极连接，N4的源极与N8的漏极连接并作为输入端V2；N2的漏极、N3的漏极、N6的源极、N7的源极与反相器的输入端V3互相连接，反相器的输出端作为忆阻器电路的输出端Vout；NMOS管N1、N4、N6与N7的栅极连接至A选择端，NMOS管N2、N3、N5与N8的栅极连接至B选择端。本实用新型为忆阻器在逻辑运算中可发挥的作用提供了一种新的思路。
-
Patent Agency Ranking
公开(公告)号：CN204632340U
公开(公告)日：2015-09-09
申请号：CN201520242390.3
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/161 , G11C11/1673 , G11C11/1693
Abstract: 本实用新型涉及一种基于两级放大器的低功耗STT-RAM读取电路，包括控制电路、并行磁隧道结、开环放大器、控制逻辑电路、第一反相器、第一D触发器、第二D触发器；所述控制电路、并行磁隧道结、开环放大器两两相互连接，所述开环放大器还连接至所述控制逻辑电路和第一反相器，所述第一反相器与所述第一D触发器和第二D触发器连接；还包括一时钟输出模块，所述时钟输出模块的第一时钟信号输出端和第二时钟信号输出端分别与所述第一D触发器和第二D触发器的时钟控制输入端连接。本实用新型具有较快的读取速度、较小的硬件消耗、较低的成本等优点。
-
公开(公告)号：CN204559548U
公开(公告)日：2015-08-12
申请号：CN201520378903.3
申请日：2015-06-04
Applicant: 福州大学
IPC: H03M3/00
Abstract: 本实用新型提出一种包含级间路径的级联结构Sigma-Delta调制器，其特征在于：包括第一级调制器、第二级调制器及一级间模拟路径；所述第一级调制器与第二级调制器级联；该路径包含一个系数模块、一个单位延时模块。本实用新型实现了4阶噪声整形功能。使得改进结构增加了一阶噪声整形功能，噪声抑制能力大大提高；其次，减少了积分器的使用，从而降低了电路功耗和系统时序的复杂度，节约了版图面积；在增加系统信噪比的同时，保证了系统的输入过载值和系统的稳定性没有较大的改变。与现有调制器相比更能满足高精度、低功耗的应用需求，在音频、传感等领域将会有巨大的发展空间。
-
公开(公告)号：CN204558027U
公开(公告)日：2015-08-12
申请号：CN201520242482.1
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/1673 , G11C11/1693
Abstract: 本实用新型涉及基于折叠式比较器的低功耗STT-RAM读取电路，包括折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的控制电路、并行磁隧道结、控制逻辑电路和反相器，所述控制电路与所述并行磁隧道结连接，所述反相器还连接有第一D触发器和第二D触发器，还包括一时钟输出模块，所述时钟输出模块的第一时钟信号输出端和第二时钟信号输出端分别与所述第一D触发器和第二D触发器的时钟控制输入端连接。本实用新型提供的读取电路可以有效的提高读取速度，同时通过增加控制电路，节省了待机时工作电路的功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
公开(公告)号：CN204630679U
公开(公告)日：2015-09-09
申请号：CN201520292719.7
申请日：2015-05-08
Applicant: 福州大学
IPC: G01K15/00
Abstract: 本实用新型提供了一种新型温度传感芯片测试装置，其特征在于：包括一FPGA模块、一搭载模块、一数据采集模块、一数据处理模块、一温箱及一自动温控模块；所述搭载模块的输入端接所述FPGA模块一输出端；待测芯片搭载于搭载模块上；数据采集模块的输入端接搭载模块的输出端；数据采集模块的输出端接所述数据处理模块的输入端；自动温控模块的输入端接所述FPGA模块的另一输出端；所述FPGA模块、搭载模块及自动温控模块设置于温箱内，所述数据采集模块及数据处理模块设置于温箱外。该装置能实现环境温度测试过程中的自动化且投入设备少，搭建简单，可拓展性强，对于不同的待测芯片只需简单的硬件搭载平台的搭建就能完成测试。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.018 seconds)
