-
公开(公告)号:CN113948520B
公开(公告)日:2025-01-10
申请号:CN202111067609.7
申请日:2019-03-26
Applicant: 湘潭大学
Abstract: 本发明涉及一种氧化铪基铁电电容及其制备方法,其中,该铁电电容包括由下至上依次层叠设置的第一层底电极(4)、第二层底电极(5)、氧化铪基铁电薄膜(6b)、第一层顶电极(7)、第二层顶电极(8)和衬底(9);所述第一层底电极(4)和第二层顶电极(8)为导电层;所述第二层底电极(5)和第一层顶电极(7)为电极。所述第二层底电极(5)和第一层顶电极(7)均为HfNx(0
-
公开(公告)号:CN118693064A
公开(公告)日:2024-09-24
申请号:CN202410578773.1
申请日:2024-05-11
Applicant: 湘潭大学
Abstract: 本发明提供本发明提供一种氧化铪基铁电薄膜电容及其制作方法,包括:包括由下至上依次设置的:衬底层、下电极层、铁电层、上电极层;其中所述铁电层包括至少一个堆叠结构,所述堆叠结构包括至少两层氧化锆和至少两层氧化铪,具有较低退火温度,减少了电极与铁电薄膜之间不必要的界面反应和扩散,降低缺陷浓度,改善了薄膜铁电性能,有望满足电子器件小型化日益增加的需求。
-
公开(公告)号:CN117012813A
公开(公告)日:2023-11-07
申请号:CN202311150541.8
申请日:2023-09-07
Applicant: 湘潭大学
IPC: H01L29/423 , H01L29/51 , H01L29/78 , H01L21/336
Abstract: 本发明属于微电子器件技术领域,公开了一种双栅极场效应晶体管及其制备方法。本发明的场效应晶体管包括:衬底自下而上依次设置基底层和第一氧化物层;底部栅极自下而上依次设置第一金属层、第一氧化铪基负电容层及第二氧化物层;半导体层包含源极、沟道、漏极;顶部栅极自下而上依次设置第三氧化物层、第二氧化铪基负电容层及第二金属层。本发明利用两个栅极负电容层的共同作用,实现更强的栅控能力,大幅稳定场效应晶体管的负电容效应,获得更稳定的超低亚阈值摆幅,大幅降低器件工作电压,有望满足先进微电子器件的发展需求。
-
公开(公告)号:CN116110720A
公开(公告)日:2023-05-12
申请号:CN202310104007.7
申请日:2023-02-11
Applicant: 湘潭大学
Abstract: 本发明属于铁电薄膜电容技术领域。本发明提供了一种氧化铪基铁电薄膜电容的性能优化方法,在衬底一面顺次沉积第一金属层、氧化铪基铁电薄膜、第二金属层,得到金属‑铁电‑金属结构的铁电电容;对金属‑铁电‑金属结构的铁电电容进行热处理后,顺次进行刻蚀第二金属层、在氧化铪基铁电薄膜上沉积能够对氧化铪基铁电薄膜施加面内压应力的第三电极层,得到金属‑铁电‑金属结构的氧化铪基铁电薄膜电容。本发明氧化铪基铁电薄膜电容的性能优化方法相较于传统的金属后退火(PMA)处理,通过沉积能够对氧化铪基铁电薄膜施加面内压应力的第三电极层可进一步提高氧化铪基铁电薄膜电容的极化强度,进一步优化氧化铪基薄膜的铁电性能。
-
公开(公告)号:CN114974893A
公开(公告)日:2022-08-30
申请号:CN202210374728.5
申请日:2022-04-11
Applicant: 湘潭大学
Abstract: 本发明属于铁电材料技术领域,公开了一种成分梯度分布的氧化铪基铁电薄膜和铁电电容器及制备方法。氧化铪基铁电薄膜的材料为Hf1‑xmxO2;其中,0<x<1,且x沿氧化铪基铁电薄膜的底部到顶部方向顺次增大或顺次减小,m为掺杂元素。本发明的铁电电容器在衬底表面依次设置底电极层、铁电层和顶电极层;其中铁电层为上述成分梯度分布的氧化铪基铁电薄膜。本发明的铁电薄膜有效的提高了介电效应,在保持相同的剩余极化值的同时,有效地减小了介电损耗,减小了漏电流;还解决了目前铁电薄膜中存在的剩余极化值和抗疲劳性存在矛盾的问题,在保持优异的剩余极化值的同时还能够保证抗疲劳性,大大提高了铁电薄膜的性能。
-
公开(公告)号:CN111799264B
公开(公告)日:2022-04-12
申请号:CN202010622397.3
申请日:2020-06-30
Applicant: 湘潭大学
IPC: H01L27/11507 , H01L27/11509 , H01L27/11514 , H01L29/78 , H01L29/786 , H01L21/34
Abstract: 一种三维沟槽型铁电存储器及其制备方法,包括基底(1)和设置在基底(1)上的导电层(2);导电层(2)上设置的层叠结构包括多层水平且交叠排布的隔离层(3)和控制栅电极(4);多个沟槽型存储单元串(5)竖直贯穿层叠结构,其包括:竖直贯穿层叠结构且槽底嵌入导电层(2)中的沟槽孔(11);沟槽孔(11)的侧壁和槽底依次铺设有缓冲层(6)、铁电薄膜层(7)、沟道层(8)和填充层(9);控制栅电极(4)、缓冲层(6)、铁电薄膜层(7)、沟道层(8)组成多个相互串联的铁电场效应晶体管。本发明的铁电存储器能获得更为紧凑的布线,有利于实现更高密度集成;制备时依次沉积所需材料即可,无需刻蚀,保证铁电存储器的可靠性。
-
公开(公告)号:CN114284361A
公开(公告)日:2022-04-05
申请号:CN202111634378.3
申请日:2021-12-29
Applicant: 湘潭大学
IPC: H01L29/78 , H01L49/02 , H01L29/51 , H01L27/1159 , H01L21/336
Abstract: 本发明实施例公开了一种半导体存储器、铁电场效应晶体管和铁电薄膜电容器。其中,该铁电场效应晶体管包括:衬底、形成于所述衬底中的源极和漏极、位于所述衬底上且投影介于所述源极和漏极之间的绝缘层、以及在所述绝缘层上依次设置的第一铁电层、夹层、第二铁电层和栅极层,其中,所述夹层的导带底高于或等于所述第一和第二铁电层的导带底且两者之间的差值小于或等于0.3eV,所述夹层的价带顶低于或等于所述第一和第二铁电层的价带顶且两者之间的差值小于或等于0.3eV。本实施例,通过能带工程抑制电荷俘获,因此能够提高铁电层的抗疲劳特性,从而提高相应元件的性能。
-
公开(公告)号:CN113871395A
公开(公告)日:2021-12-31
申请号:CN202110737900.4
申请日:2021-06-30
Applicant: 湘潭大学
IPC: H01L27/1159 , H01L27/11597 , H01L29/78
Abstract: 一种三维铁电场效应晶体管存储单元、存储器及制备方法,该存储单元包括:栅电极层(4);所述栅电极层(4)的厚度方向上设置有贯穿的第一通孔(14);从所述第一通孔(14)的内壁向靠近轴线的方向上,依次覆盖有第一介质层(9)、铁电薄膜层(10)、第二介质层(11)和沟道层(12);所述第一介质层(9)和第二介质层(11)均为绝缘材质,用于避免所述铁电薄膜层(10)与所述栅电极层(4)和沟道层(12)接触。该存储单元中,铁电薄膜层(10)不与栅电极(4)和沟道层(12)接触,避免了界面反应和元素扩散,从而保证了铁电薄膜层(10)和存储单元的质量和性能,减小了存储器中各存储单元之间的差异性,提高存储器的可靠性。
-
公开(公告)号:CN111799265B
公开(公告)日:2021-06-04
申请号:CN202010622412.4
申请日:2020-06-30
Applicant: 湘潭大学
IPC: H01L27/11507 , H01L27/11514 , H01L29/10 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种三维NAND型铁电场效应晶体管存储器,包括:依次层叠设置的基底层、公共源极层、多个选择晶体管、叠构层,及贯穿叠构层的多个通道;所述多个选择晶体管中的每一个选择晶体管由选择栅电极层的一部分以及栅介质层和第一沟道层组成;所述叠构层包括多层相互交叠排布的隔离层和栅电极层;多个通道设置在所述多个选择晶体管的正上方,每个所述通道的内壁上依次设置有缓冲层、铁电薄膜层、第二沟道层和填充层,第二沟道层的底部与第一沟道层的顶端紧密相连,所述栅电极层与缓冲层、铁电薄膜层和第二沟道层形成多个铁电场效应晶体管串联的存储单元串。该存储器可以提升器件的疲劳性能并改善器件之间的差异性。
-
公开(公告)号:CN112151602A
公开(公告)日:2020-12-29
申请号:CN202010941513.8
申请日:2020-09-09
Applicant: 湘潭大学
Abstract: 本发明申请公开一种氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法。氧化铪基铁电薄膜包括多个纳米铁电畴,和包围在每个纳米铁电畴周围的相结构,以使得多个纳米铁电畴之间呈弥散分布,形成多相共存结构;相结构为顺电相、非铁电相和反铁电相。基于本发明实施例,本发明的氧化铪基铁电薄膜为多相共存结构,其呈弥散布置的多个数量的纳米铁电畴有利于降低氧化铪基铁电薄膜的极化翻转势垒,从而减小了其矫顽场电压。另一方面,基于本发明实施例的氧化铪基铁电薄膜,仅需一个稍小的外加驱动电压就能达到相对大的剩余极化值,可以减小器件工作电压,避免氧化铪基铁电薄膜在高循环电场中过早的出现硬击穿现象,有效地提高氧化铪基铁电薄膜的抗疲劳性能。
-
-
-
-
-
-
-
-
-