-
公开(公告)号：CN112164699A
公开(公告)日：2021-01-01
申请号：CN202011027562.7
申请日：2020-09-25
Applicant: 湘潭大学
IPC: H01L27/1159 , H01L27/11597
Abstract: 一种三维结构的NAND铁电存储单元及其制备方法，其中，铁电存储单元包括：由内至外依次设置的氧化物绝缘层、沟道层、沟道缓冲层、铁电层和栅极缓冲层和栅极；沟道层和铁电层之间设置有沟道缓冲层；和/或，铁电层和栅极之间设置有栅极缓冲层。本发明的存储单元，缓冲层具有以下作用：1.可诱导铁电薄膜结晶生成铁电相；2.可减小统一退火结晶时沟道层和铁电层不同结晶特性造成的不利影响，提高沉积薄膜的质量和均一性；3.缓冲层可以提高沟道层的界面性能，并减小漏电流，提高器件抗疲劳性能。故，缓冲层可整体提高三维结构中存储单元的存储性能和均一性，增大存储单元的存储窗口、提高存储单元的疲劳性能并提升多个晶体管存储性能的均一性。
-
公开(公告)号：CN112151602A
公开(公告)日：2020-12-29
申请号：CN202010941513.8
申请日：2020-09-09
Applicant: 湘潭大学
Abstract: 本发明申请公开一种氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法。氧化铪基铁电薄膜包括多个纳米铁电畴，和包围在每个纳米铁电畴周围的相结构，以使得多个纳米铁电畴之间呈弥散分布，形成多相共存结构；相结构为顺电相、非铁电相和反铁电相。基于本发明实施例，本发明的氧化铪基铁电薄膜为多相共存结构，其呈弥散布置的多个数量的纳米铁电畴有利于降低氧化铪基铁电薄膜的极化翻转势垒，从而减小了其矫顽场电压。另一方面，基于本发明实施例的氧化铪基铁电薄膜，仅需一个稍小的外加驱动电压就能达到相对大的剩余极化值，可以减小器件工作电压，避免氧化铪基铁电薄膜在高循环电场中过早的出现硬击穿现象，有效地提高氧化铪基铁电薄膜的抗疲劳性能。
-
公开(公告)号：CN111524892A
公开(公告)日：2020-08-11
申请号：CN202010361578.5
申请日：2020-04-30
Applicant: 湘潭大学
IPC: H01L27/11514 , H01L27/11507 , H01L27/11509
Abstract: 三维铁电随机存储器的制备方法及三维铁电随机存储器，包括：基于CMOS工艺制备晶体管的同时，将三维铁电电容的每个铁电存储单元依次垂直集成于晶体管上，得到三维铁电随机存储器。其中，三维铁电电容的铁电存储单元依次包括垂直沉积的层间介质(7)、电容底电极(9)、铁电薄膜(10)和电容顶电极(11)。将铁电电容集成到互补金属氧化物半导体中(CMOS)中，电容结构由平面转变为三维来增大电容面积，以实现更高的存储密度，并且在不减少存储电荷的前提下进一步缩小存储单元尺寸。
-
公开(公告)号：CN109962112A
公开(公告)日：2019-07-02
申请号：CN201910234441.0
申请日：2019-03-26
Applicant: 湘潭大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明公开了一种铁电栅场效应晶体管，包括由底层到顶层依次设置的衬底、隔离区、源区和漏区、栅结构、侧墙层以及金属硅化物层。还提出了一种采用前栅工艺制备晶体管的制备方法，其中栅电极为HfNx电极，HfNx电极具有更高的热稳定性，很好地解决了结晶退火过程中TiN和TaN电极与氧化铪基铁电薄膜的界面反应、金属元素的扩散问题，因而提升了器件的可靠性。
-
公开(公告)号：CN109950316A
公开(公告)日：2019-06-28
申请号：CN201910233623.6
申请日：2019-03-26
Applicant: 湘潭大学
IPC: H01L29/78 , H01L21/336
Abstract: 一种氧化铪基铁电栅场效应晶体管，包括：衬底；隔离区，设置在衬底的周边；栅结构，包括由下至上依次层叠设置在衬底上表面中部的缓冲层、浮栅电极、氧化铪基铁电薄膜层、控制栅电极和薄膜电极层；侧墙，设置在栅结构外侧；源区和漏区，相对设置在栅结构的两侧，由隔离区的内侧朝衬底的中部延伸形成；第一金属硅化物层，由隔离区的内侧朝侧墙延伸形成；第二金属硅化物层，设置在栅结构上表面，且其下表面紧贴栅结构；浮栅电极和控制栅电极的材料为HfNx，0
-
Patent Agency Ranking
公开(公告)号：CN109980014B
公开(公告)日：2023-04-18
申请号：CN201910234444.4
申请日：2019-03-26
Applicant: 湘潭大学
IPC: H01L29/78 , H01L29/423 , H01L29/51 , H01L21/336 , H10B51/00
Abstract: 本发明公开了一种后栅极铁电栅场效应晶体管，包括由底层到顶层依次设置的衬底，隔离区，栅结构，侧墙，源漏区，第一金属硅化物层以及层间介质层；还提出了一种后栅极铁电栅场效应晶体管的制备方法，根据氧化铪基铁电栅场效应晶体管的结构特点和氧化铪基铁电薄膜的结晶特性，在器件的制备过程中首先引入虚拟栅极，然后经历高温退火使未退火的氧化铪基薄膜结晶形成铁电相，最后去掉虚拟栅极，沉积栅电极层以满足器件的性能需求，具有良好的应用前景。
-
公开(公告)号：CN110459611B
公开(公告)日：2022-05-24
申请号：CN201910764404.0
申请日：2019-08-19
Applicant: 湘潭大学
IPC: H01L29/78 , H01L29/51 , H01L21/336 , H01L21/28
Abstract: 本发明公开了一种铁电场效应晶体管，包括：衬底层、栅绝缘层、第一缓冲层、中间介质层、第二缓冲层、栅电极层、源电极及漏电极；衬底层设置有源极区、漏极区和绝缘覆盖区，其中源极区与漏极区间隔设置；源极区上设置有源电极，漏极区上设置有漏电极，且绝缘覆盖区由下至上依次层叠设置栅绝缘层、第一缓冲层、中间介质层、第二缓冲层及栅电极层。该晶体管通过增加第一缓冲层和第二缓冲层，一方面缓冲层的沉积可起到界面诱导作用，并且由于晶格匹配度相当，可避免引起较大的晶格畸变；另一方面在第一缓冲层和第二缓冲层的加持作用，有利于生成元素掺杂的铁电薄膜并对铁电薄膜的铁电性起到促进作用。
-
公开(公告)号：CN112151602B
公开(公告)日：2023-04-07
申请号：CN202010941513.8
申请日：2020-09-09
Applicant: 湘潭大学
Abstract: 本发明申请公开一种氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法。氧化铪基铁电薄膜包括多个纳米铁电畴，和包围在每个纳米铁电畴周围的相结构，以使得多个纳米铁电畴之间呈弥散分布，形成多相共存结构；相结构为顺电相、非铁电相和反铁电相。基于本发明实施例，本发明的氧化铪基铁电薄膜为多相共存结构，其呈弥散布置的多个数量的纳米铁电畴有利于降低氧化铪基铁电薄膜的极化翻转势垒，从而减小了其矫顽场电压。另一方面，基于本发明实施例的氧化铪基铁电薄膜，仅需一个稍小的外加驱动电压就能达到相对大的剩余极化值，可以减小器件工作电压，避免氧化铪基铁电薄膜在高循环电场中过早的出现硬击穿现象，有效地提高氧化铪基铁电薄膜的抗疲劳性能。
-
公开(公告)号：CN111549329A
公开(公告)日：2020-08-18
申请号：CN202010401254.X
申请日：2020-05-13
Applicant: 湘潭大学
IPC: C23C16/18 , C23C16/455 , C23C16/56 , H01L27/1159
Abstract: 本申请实施例提供一种铁电薄膜的制备方法、铁电存储器及其制备方法。其中铁电薄膜的制备方法包括：以主元素源作为反应前驱体进行原子层沉积，将主元素沉积到衬底表面，通过控制沉积时间，以吸附衬底表面大部分自由键合点；继而使用惰性气体作为净化气体进行清除吹扫腔室；然后以掺杂元素源作为反应前驱体进行原子层沉积，使掺杂元素吸附衬底表面剩余的自由键合点；使用惰性气体作为净化气体进行清除吹扫；此时两种前驱体同时存在于衬底表面，然后使用氧化性气体一同进行氧化处理；继而使用惰性气体作为净化气体进行清除吹扫；重复以上步骤，得到目标厚度的铁电薄膜。本申请实施例的方法能够实现较好的低浓度均匀性掺杂。
-
公开(公告)号：CN110459611A
公开(公告)日：2019-11-15
申请号：CN201910764404.0
申请日：2019-08-19
Applicant: 湘潭大学
IPC: H01L29/78 , H01L29/51 , H01L21/336 , H01L21/28
Abstract: 本发明公开了一种铁电场效应晶体管，包括：衬底层、栅绝缘层、第一缓冲层、中间介质层、第二缓冲层、栅电极层、源电极及漏电极；衬底层设置有源极区、漏极区和绝缘覆盖区，其中源极区与漏极区间隔设置；源极区上设置有源电极，漏极区上设置有漏电极，且绝缘覆盖区由下至上依次层叠设置栅绝缘层、第一缓冲层、中间介质层、第二缓冲层及栅电极层。该晶体管通过增加第一缓冲层和第二缓冲层，一方面缓冲层的沉积可起到界面诱导作用，并且由于晶格匹配度相当，可避免引起较大的晶格畸变；另一方面在第一缓冲层和第二缓冲层的加持作用，有利于生成元素掺杂的铁电薄膜并对铁电薄膜的铁电性起到促进作用。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.017 seconds)
