公开(公告)号：CN105187342A

公开(公告)日：2015-12-23

申请号：CN201510497808.X

申请日：2015-08-13

Applicant: 清华大学

Inventor： 曹卫东 ,  王自强 ,  袁帅 ,  黄柯 ,  李福乐

IPC: H04L25/03

Abstract: 本发明属于数据传输技术领域，特别涉及一种用于高速串行接口接收端的低功耗3抽头判决反馈均衡器，包括两条结构相同的数据通路，分别为奇数据路、偶数据路；每条数据通路包括1个增益级、1个失调消除单元、1个动态合路求和器、1个动态锁存求和器、1个缓冲器、1个动态反馈级以及1个分路器；奇、偶数据路中的增益级以及失调消除单元组成均衡前端；奇、偶数据路中的动态锁存求和器、动态反馈级以及缓冲器组成第1抽头回路；奇、偶数据路中的动态合路求和器、分路器组成第2、3抽头回路；整个3抽头模块的求和单元均为钟控实现方式。本发明具有功耗低、高工作速率以及均衡能力强的特点。

公开(公告)号：CN103633945A

公开(公告)日：2014-03-12

申请号：CN201310629540.1

申请日：2013-11-29

Applicant: 清华大学

Inventor： 郑旭强 ,  黄柯 ,  李福乐 ,  王自强 ,  张春 ,  王志华

IPC: H03F1/26 ,  H03F3/45

Abstract: 本发明公开了一种源同步高速串行接口时钟通路前端放大电路，包括：低通滤波器模块，用于从高速输出CP/CN提取用于表征占空比的低频分量；放大器模块，用于实现低频分量的放大和共模电平的调整；交流耦合模块，用于实现共模电平的移位和第一级级放大器输入翻转点的调整；级放大电路，用于实现小信号的放大。本发明提出了一种带占空比校准的前端放大电路。采用pi阻抗匹配实现共模阻抗和差模阻抗的分别匹配降低反射，采用两级ESD保护降低寄生效应，中低合适的处理可以降低链路的抖动预算。

公开(公告)号：CN102931982B

公开(公告)日：2015-10-14

申请号：CN201210478209.X

申请日：2012-11-22

Applicant: 清华大学深圳研究生院

Inventor： 胡世杰 ,  王自强 ,  黄柯 ,  郑旭强 ,  李福乐 ,  马轩 ,  俞坤治 ,  张春 ,  王志华

IPC: H04L7/033 ,  H03L7/085

Abstract: 本发明公开了电路设计和数据传输技术领域中的一种高速串行接口接收端的时钟数据恢复电路中的时钟相位判断电路，包括第一鉴相器、第二鉴相器、第三鉴相器、第四鉴相器、第一投票单元、第二投票单元和第三投票单元。本发明先将两路高速信号解复用（Demux）成四路相对低速的信号，输入时钟相位判断电路。然后时钟相位判断电路中的鉴相器分别对这四路信号处理，判断出相应的early/late信息。最后时钟相位判断电路中的投票单元将这四组early/late信息进行投票，得出综合的early/late信息。时钟相位判断电路输出early信号表示采样时钟需要前移，输出late信号表示采样时钟需要后移，输出hold信号表示采样时钟不变。本发明提供的时钟相位判断电路不但使时钟数据恢复环路的带宽减小了一半，并且使数字模块速度降低了一半，设计简单、功耗低且占用面积小。

公开(公告)号：CN102684684A

公开(公告)日：2012-09-19

申请号：CN201210130284.7

申请日：2012-04-27

Applicant: 清华大学

Inventor： 黄柯 ,  王自强 ,  郑旭强 ,  李福乐 ,  马轩 ,  俞坤治 ,  张春 ,  王志华

IPC: H03L7/00

Abstract: 本发明公开了电路设计和数据传输技术领域中的一种多通道前向时钟高速串行接口的正交时钟产生电路。包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；延迟线电路用于产生等相位差的第一相时钟、第二相时钟、第三相时钟和第四相时钟；第一相位平均电路用于输入同相的第二相时钟和同相的第三相时钟，其输出时钟的相位为第二和第三相时钟的相位的均值；第二相位平均电路用于输入反相的第一相时钟和同相的第四相时钟，其输出时钟的相位为第一相时钟反相相位和第四相时钟的相位的均值；第一和第二缓冲器分别用于输入第一和第二相位平均电路的输出时钟，并经过满摆幅放大后输出。本发明提供的电路功耗低且占用面积小。