公开(公告)号：CN105224286A

公开(公告)日：2016-01-06

申请号：CN201510587342.2

申请日：2015-09-15

Applicant: 清华大学无锡应用技术研究院

Inventor： 刘雷波 ,  朱敏 ,  吴有余 ,  罗凯 ,  尹首一 ,  魏少军

IPC: G06F9/30

Abstract: 本发明公开了一种用于可重构密码处理器的缓存装置，包括：数据加载模块，用于根据配置信息和输入的FIFO数据进入对应的工作模式，以将FIFO数据发送给至少一个数据通道；通道次序记录缓存，用于记录FIFO数据送入每个数据通道的输入次序；输出数据管理模块，用于根据输入次序输出处理模块输出的FIFO数据；中间数据和反馈控制模块，用于根据中间数据进入对应的工作模式，以对需要进一步处理的中间数据进行缓存，以及对阵列配置所需的中间数据进行缓存。根据本发明实施例的缓存装置可以满足密码算法所需的不同类型数据的缓存，提高并行运算能力，很好地满足分组密码算法在可重构密码处理器上的高效实现。

公开(公告)号：CN104699629A

公开(公告)日：2015-06-10

申请号：CN201510112753.6

申请日：2015-03-16

Applicant: 清华大学

Inventor： 刘雷波 ,  杨晨 ,  罗凯 ,  李兆石 ,  尹首一 ,  魏少军

IPC: G06F12/08

Abstract: 本发明公开了一种共享片上缓存划分装置，包括：片上缓存模块；多个可重构阵列；多个第一监测模块，用于跟踪多个可重构阵列上执行应用程序的缓存利用率信息；多个第二监测模块，用于记录多个可重构阵列上执行算法的循环迭代次数；划分模块，用于根据缓存利用率信息和循环迭代次数确定分配至每个可重构阵列相应的共享缓存路数，实现片外存储器的访问。本发明实施例的划分装置，通过平衡多个可重构阵列之间的缓存利用率，从而缩短多个可重构阵列组成的流水线的关键路径长度提高系统性能，并且结构简单，操作方便。