-
公开(公告)号：CN105656619B
公开(公告)日：2019-02-26
申请号：CN201610074012.8
申请日：2016-02-02
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明公开了一种AES加密方法和基于其的抗功耗攻击方法，AES加密方法包括：对明文数据进行分组；将轮函数的输入与扩展的密钥进行异或操作；使用8位输入、32位输出的S盒进行数据替换；通过S盒输出的32位数据进行移位；对行移位操作输出的32位数据对应地进行异或操作；对扩展密钥进行异或；使用8位输入、8位输出的S盒进行数据替换；与扩展密钥进行异或；输出密文数据。本发明具有如下优点：加密方法中各个操作主要所需的操作只有查表、移位和异或，这在逻辑实现上是较为简单且高效的。抗功耗攻击方法带有列混淆，抗功耗攻击效果好。
-
公开(公告)号：CN105447414B
公开(公告)日：2018-06-19
申请号：CN201510690005.6
申请日：2015-10-21
Applicant: 清华大学无锡应用技术研究院
IPC: G06F21/72
Abstract: 本发明公开了一种可重构密码处理器，其特征在于，包括：配置模块，用于获取配置参数并进行分配；传输模块，用于根据分配的配置参数发送待处理数据；处理模块，用于得到处理数据，并至传输模块进行输出，处理模块包括：阵列运算缓存，用于存放中间数据与交互数据；可重构阵列，用于实现运算，每个可重构单元具有令牌驱动使能端，以获取令牌使能；异步驱动使能网络，用于根据分配的配置参数得到令牌使能网络，从而提供运算的数据跳转运输方式完成所述可重构阵列的驱动，以控制可重构密码处理器进入相应工作模式。本发明实施例的可重构密码处理器，通过令牌使能驱动执行过程，从而提高了灵活性和执行性能，降低了功耗，更好地保证安全性和可靠性。
-
公开(公告)号：CN105760784B
公开(公告)日：2018-11-16
申请号：CN201610097052.4
申请日：2016-02-22
Applicant: 清华大学无锡应用技术研究院
IPC: G06F21/72
Abstract: 本发明公开了一种多元化配置信息压缩方法及装置，其中，该方法包括：对密码算法进行规划并生成密码算法对应的数据流图；根据数据流图的重复特性提取公因子，并确定公因子的公因子冗余度；根据可重构密码处理器硬件特性和公因子冗余度对数据流图进行子图划分；以及根据划分后的子图的结构特征信息和互联特征信息确定配置压缩方式，并通过配置压缩方式对子图所对应的可重构运算单元的配置信息和互联的配置信息进行压缩配置。该方法结合密码算法的计算特征来选择配置信息压缩方式，并基于所选择的配置信息压缩方式对配置信息进行压缩，去除冗余的配置信息，进而可提高可重构密码处理器的执行效率。
-
公开(公告)号：CN105224286B
公开(公告)日：2018-09-14
申请号：CN201510587342.2
申请日：2015-09-15
Applicant: 清华大学无锡应用技术研究院
IPC: G06F9/30
Abstract: 本发明公开了一种用于可重构密码处理器的缓存装置，包括：数据加载模块，用于根据配置信息和输入的FIFO数据进入对应的工作模式，以将FIFO数据发送给至少一个数据通道；通道次序记录缓存，用于记录FIFO数据送入每个数据通道的输入次序；输出数据管理模块，用于根据输入次序输出处理模块输出的FIFO数据；中间数据和反馈控制模块，用于根据中间数据进入对应的工作模式，以对需要进一步处理的中间数据进行缓存，以及对阵列配置所需的中间数据进行缓存。根据本发明实施例的缓存装置可以满足密码算法所需的不同类型数据的缓存，提高并行运算能力，很好地满足分组密码算法在可重构密码处理器上的高效实现。
-
公开(公告)号：CN105553646A
公开(公告)日：2016-05-04
申请号：CN201511027417.8
申请日：2015-12-31
Applicant: 清华大学无锡应用技术研究院
IPC: H04L9/06
CPC classification number: Y02D50/10 , H04L9/0618
Abstract: 本发明涉及一种面向分组密码算法并行计算的可重构S盒电路结构，其包括若干可配置的查找表单元，每个查找表单元内包括存储器以及输入控制电路与输出控制电路；所述存储单元的地址位宽不小于所述存储分组密码替换表的输入数据位宽，所述存储单元的数据位宽不小于所述存储分组密码替换表的输出数据位宽，存储单元的并行地址端口数量不小于分组密码替换表的展开轮数且存储单元内存储器的数量不小于每轮替换中并行操作次数，以满足利用所述分组密码替换表执行相应的分组加密时的全展开访问并发度需求。本发明配置灵活，可并行处理数据，有效提高运算速度快，能实现多种分组密码，减少存储器数量和电路实现面积。
-
Patent Agency Ranking
公开(公告)号：CN105553646B
公开(公告)日：2018-09-18
申请号：CN201511027417.8
申请日：2015-12-31
Applicant: 清华大学无锡应用技术研究院
IPC: H04L9/06
Abstract: 本发明涉及一种面向分组密码算法并行计算的可重构S盒电路结构，其包括若干可配置的查找表单元，每个查找表单元内包括存储器以及输入控制电路与输出控制电路；所述存储单元的地址位宽不小于所述存储分组密码替换表的输入数据位宽，所述存储单元的数据位宽不小于所述存储分组密码替换表的输出数据位宽，存储单元的并行地址端口数量不小于分组密码替换表的展开轮数且存储单元内存储器的数量不小于每轮替换中并行操作次数，以满足利用所述分组密码替换表执行相应的分组加密时的全展开访问并发度需求。本发明配置灵活，可并行处理数据，有效提高运算速度快，能实现多种分组密码，减少存储器数量和电路实现面积。
-
公开(公告)号：CN105760784A
公开(公告)日：2016-07-13
申请号：CN201610097052.4
申请日：2016-02-22
Applicant: 清华大学无锡应用技术研究院
IPC: G06F21/72
CPC classification number: G06F21/72
Abstract: 本发明公开了一种多元化配置信息压缩方法及装置，其中，该方法包括：对密码算法进行规划并生成密码算法对应的数据流图；根据数据流图的重复特性提取公因子，并确定公因子的公因子冗余度；根据可重构密码处理器硬件特性和公因子冗余度对数据流图进行子图划分；以及根据划分后的子图的结构特征信息和互联特征信息确定配置压缩方式，并通过配置压缩方式对子图所对应的可重构运算单元的配置信息和互联的配置信息进行压缩配置。该方法结合密码算法的计算特征来选择配置信息压缩方式，并基于所选择的配置信息压缩方式对配置信息进行压缩，去除冗余的配置信息，进而可提高可重构密码处理器的执行效率。
-
公开(公告)号：CN105656619A
公开(公告)日：2016-06-08
申请号：CN201610074012.8
申请日：2016-02-02
Applicant: 清华大学无锡应用技术研究院
CPC classification number: H04L9/0631 , H04L63/1441
Abstract: 本发明公开了一种AES加密方法和基于及的抗功耗攻击方法，AES加密方法包括：对明文数据进行分组；将轮函数的输入与扩展的密钥进行异或操作；使用8位输入、32位输出的S盒进行数据替换；通过S盒输出的32位数据进行移位；对行移位操作输出的32位数据对应地进行异或操作；对扩展密钥进行异或；使用8位输入、8位输出的S盒进行数据替换；与扩展密钥进行异或；输出密文数据。本发明具有如下优点：加密方法中各个操作主要所需的操作只有查表、移位和异或，这在逻辑实现上是较为简单且高效的。抗功耗攻击方法带有列混淆，抗功耗攻击效果好。
-
公开(公告)号：CN105447414A
公开(公告)日：2016-03-30
申请号：CN201510690005.6
申请日：2015-10-21
Applicant: 清华大学无锡应用技术研究院
IPC: G06F21/72
CPC classification number: G06F21/72
Abstract: 本发明公开了一种可重构密码处理器，其特征在于，包括：配置模块，用于获取配置参数并进行分配；传输模块，用于根据分配的配置参数发送待处理数据；处理模块，用于得到处理数据，并至传输模块进行输出，处理模块包括：阵列运算缓存，用于存放中间数据与交互数据；可重构阵列，用于实现运算，每个可重构单元具有令牌驱动使能端，以获取令牌使能；异步驱动使能网络，用于根据分配的配置参数得到令牌使能网络，从而提供运算的数据跳转运输方式完成所述可重构阵列的驱动，以控制可重构密码处理器进入相应工作模式。本发明实施例的可重构密码处理器，通过令牌使能驱动执行过程，从而提高了灵活性和执行性能，降低了功耗，更好地保证安全性和可靠性。
-
公开(公告)号：CN105224286A
公开(公告)日：2016-01-06
申请号：CN201510587342.2
申请日：2015-09-15
Applicant: 清华大学无锡应用技术研究院
IPC: G06F9/30
Abstract: 本发明公开了一种用于可重构密码处理器的缓存装置，包括：数据加载模块，用于根据配置信息和输入的FIFO数据进入对应的工作模式，以将FIFO数据发送给至少一个数据通道；通道次序记录缓存，用于记录FIFO数据送入每个数据通道的输入次序；输出数据管理模块，用于根据输入次序输出处理模块输出的FIFO数据；中间数据和反馈控制模块，用于根据中间数据进入对应的工作模式，以对需要进一步处理的中间数据进行缓存，以及对阵列配置所需的中间数据进行缓存。根据本发明实施例的缓存装置可以满足密码算法所需的不同类型数据的缓存，提高并行运算能力，很好地满足分组密码算法在可重构密码处理器上的高效实现。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
